Вопросы_к_экзамену_выдать_ИБ_1_курс_2022_зима
.pdfВопросы теоретической подготовки по дисциплине «Аппаратные средства вычислительной техники» для студентов направления 10.03.01 – Информационная безопасность
1.Основные понятия компьютерной техники.
2.Архитектура компьютера.
3.Устройство центрального процессора.
4.Система команд.
5.Архитектура процессора MIPS.
6.Инструкции, операнды, регистры, память.
7.Машинные коды (расшифровка).
8.Логические инструкции.
9.Арифметические инструкции.
10.Инструкции перехода.
11.Условные операторы
12.Операторы цикла.
13.Массивы (индексация и адресация).
14.Режимы адресации.
15.Карта оперативной памяти.
16.Трансляция и запуск программы.
17.Функции. Вызов и возврат функции.
18.Стек. Оберегаемые и необерегаемые регистры.
19.Стек. Работа при вычислении простой функции.
20.Стек. Рекурсивная функция факториал.
21.Структура микроархитектуры процессора (однотактная, многотактная, конвейерная – принципы).
22.Однотактная микроархитектура процессора при обработке команды lw.
23.Однотактная микроархитектура процессора при обработке команды sw.
24.Микроархитектура процессора с тремя мультиплексорами для обработки команд R-типа.
25.Микроархитектура процессора с командами условного перехода.
26.Однотактное устройство управления.
27.Однотактный процессор. Тракты команд и данных.
28.Однотактный процессор. Обработка команд R-типа.
29.Однотактный процессор. Обработка команд условного перехода.
30.Однотактный процессор. Обработка команд безусловного перехода.
Вопросы практической подготовки по дисциплине «Аппаратные средства вычислительной техники» для студентов направления 10.03.01 – Информационная безопасность
1.Переводы в различных системах счисления.
2.Произвести вычитание с помощью прямого и дополнительного кода.
3.Разработать схему одноразрядного полусумматора, провести ее симуляцию в программе Quartus II
4.Разработать схему полного сумматора, провести ее симуляцию в программе
Quartus II
5.Разработать схему трехразрядного полного сумматора, провести ее симуляцию в программе Quartus II
6.Разработать схему трехразрядного полного сумматора, с помощью которой произвести сложение чисел
7.Составить таблицу истинности для дешифратора семисегментного индикатора, кодирующего числа от 0 до 9 (от 0 до F).
a
f g b
e 
c d
8.Создайте схему дешифратора семисегментного индикатора, кодирующего числа от 0 до 9, при помощи написания модуля на языке SystemVerilog.
9.Создайте схему дешифратора семисегментного индикатора, кодирующего числа от 0 до F, при помощи написания модуля на языке SystemVerilog.
10.Разработать схему RS-триггера, провести ее симуляцию в программе Quartus II.
11.Разработать схему D-защелки, провести ее симуляцию в программе Quartus II.
12.В схеме памяти 4 слова × 3 бита записать в слово 4 значение 101 и считать его.
13.Провести симуляцию представленного АЛУ, определить выполняемые им операции.
14.Напишите код программы на ассемблере MIPS.
15.Поясните, что выполняет следующая программа:
lw $s0, 0 ($0) lw $s1, 4 ($0)
add $s2, $s0, $s1 sw $s2, 8 ($0)
16. В представленной эмуляции процессора показать в памяти инструкций, какие операции выполняются, провести симуляцию.