новая папка / 4006462

4006462-Desc-ru var ctx = "/emtp"; The translation is almost like a human translation. The translation is understandable and actionable, with all critical information accurately transferred. Most parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable, with most critical information accurately transferred. Some parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable to some extent, with some critical information accurately transferred. The translation is not entirely understandable and actionable, with some critical information accurately transferred, but with significant stylistic or grammatical errors. The translation is absolutely not comprehensible or little information is accurately transferred. Please first refresh the page with "CTRL-F5". (Click on the translated text to submit corrections)

Patent Translate Powered by EPO and Google

French

German

  Albanian

Bulgarian

Croatian

Czech

Danish

Dutch

Estonian

Finnish

Greek

Hungarian

Icelandic

Italian

Latvian

Lithuanian

Macedonian

Norwegian

Polish

Portuguese

Romanian

Serbian

Slovak

Slovene

Spanish

Swedish

Turkish

  Chinese

Japanese

Korean

Russian

      PDF (only translation) PDF (original and translation)

Please help us to improve the translation quality. Your opinion on this translation: Human translation

Very good

Good

Acceptable

Rather bad

Very bad

Your reason for this translation: Overall information

Patent search

Patent examination

FAQ Help Legal notice Contact УведомлениеЭтот перевод сделан компьютером. Невозможно гарантировать, что он является ясным, точным, полным, верным или отвечает конкретным целям. Важные решения, такие как относящиеся к коммерции или финансовые решения, не должны основываться на продукте машинного перевода.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ US4006462A[]

ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ BACKGROUND OF THE INVENTION Изобретение относится к беспроводным системам дистанционного управления. Хотя изобретение не ограничено таким образом, оно будет обсуждаться применительно к беспроводной системе дистанционного управления для телевизионного приемника. Такие системы обычно включают преобразователь для преобразования управляющих сигналов в соответствующие электрические сигналы, схемы декодирования для определения того, какие функции были выбраны, и схемы использования для выполнения выбранной функции. Также включены различные формы помехозащищенных цепей, позволяющие таким системам различать преднамеренно генерируемые управляющие сигналы и ложные сигналы. The invention is concerned with wireless remote control systems. While the invention is not to be so restricted, it will be discussed in the environment of a wireless remote control system for a television receiver. Such systems normally include a transducer for converting control signals into corresponding electrical signals, decoding circuits for determining which functions has been selected, and utilization circuits for performing the selected function. Various forms of noise immunity circuits are also included to enable such systems to distinguish between intentionally generated control signals and spurious signals. Ультразвуковые системы дистанционного управления в течение многих лет были популярным средством управления телевизионными приемниками. Типичная система состоит из передатчика, активируемого зрителем, для создания ультразвуковых управляющих сигналов на дискретных частотах и удаленного приемника в телевизоре для приема и декодирования управляющих сигналов. Передатчик может быть либо электронным и включать генератор, либо механическим и использовать стержни выбранной длины и материала, которые при механическом ударе производят характерные ультразвуковые частоты, соответствующие выбранной функции. Преобразователь в приемнике преобразует полученную ультразвуковую информацию в соответствующую электрическую информацию, которая подается в ряд резонансных контуров, каждый из которых реагирует на определенную частоту ультразвукового управляющего сигнала. Таким образом, резонансные цепи определяют, какой управляющий сигнал был принят, и активируют соответствующие схемы использования в телевизионном приемнике. Ultrasonic remote control systems have for years been a popular control medium for television receivers. A typical system consists of a viewer actuated transmitter for producing ultrasonic control signals at discrete frequencies and a remote receiver in the television set for receiving and decoding the control signals. The transmitter may be either electronic, and include an oscillator, or mechanical and employ rods of selected length and material which, when mechanically struck, produce distinctive ultrasonic frequencies corresponding to the selected function. A transducer in the receiver converts received ultrasonic information into corresponding electrical information which is supplied to a series of resonant circuits, each responsive to a particular one of the ultrasonic control signal frequencies. The resonant circuits thus determine which control signal has been received and activated appropriate utilization circuits in the television receiver. В ультразвуковой области шум, создаваемый, например, звоном ключей или падением монет на твердые поверхности, может вызвать ложное срабатывание отдельных функций телевизионного приемника. Признавая, что управляющие сигналы и шум можно отличить по амплитуде и продолжительности, в распространенной форме защиты от шума использовались RC-сети для интеграции управляющих сигналов относительно большой продолжительности. Шум или другие кратковременные сигналы, как правило, не могли привести в действие устройства утилизации. В другой форме информация о шуме использовалась для обратного смещения удаленного усилителя и, по сути, исключала работу в присутствии шума. In the ultrasonic region, noise produced, for example, by the jingling of keys or dropping of coins on hard surfaces may cause false actuation of individual functions of the television receiver. Recognizing that control signals and noise are distinguishable on the basis of amplitude and duration, a common form of noise immunization used R-C networks for integrating the relatively long duration control signals. Noise or other short duration signals were generally incapable of actuating the utilization devices. Another form used noise information to reverse bias the remote amplifier, and in effect, preclude operation in the presence of noise. Резонансные контуры для определения управляющих сигналов, как правило, включают катушки индуктивности. В ходе естественного развития техники электронные лампы, используемые в дистанционных усилителях, были вытеснены транзисторами. В последнее время основные части схем телевизионных приемников изготавливаются в виде интегральных схем, которые имеют привлекательные преимущества в плане компактности, стоимости и надежности. Дискретные катушки индуктивности и (в более ограниченной степени) конденсаторы в настроенных схемах удаленных приемников предшествующего уровня техники не облегчают форму интегральной схемы. The resonant circuits for determining the control signals generally incorporated inductors. In the natural development of the art, the vacuum tubes used in the remote amplifiers were supplanted by transistors. Recently major portions of the television receiver circuitry are being fabricated in integrated circuit form, which has attractive space, cost and reliability advantages. The discrete inductors and (to a more limited extent) capacitors in the tuned circuits of the prior art remote receivers do not facilitate the integrated circuit form. патент США. В патенте № 3611297 Kramer описана одна система, которая может быть пригодна для изготовления интегральной схемы с использованием цифровых технологий. Часы соединены со счетчиками, которые производят выборку входящего сигнала для определения его частоты. Подобно упомянутым выше системам предшествующего уровня техники помехоустойчивость достигается за счет схемы детектора и шумоподавителя, которая требует, чтобы допустимый управляющий сигнал имел постоянную амплитуду в течение некоторого фиксированного периода времени. Выход детектора и шумоподавителя подключен через формирователь импульсов к частотомеру с тактовым управлением. U.S. Pat. No. 3,611,297 to Kramer describes one system, which may be suitable for fabrication in an integrated circuit employing digital techniques. A clock is coupled to counters which sample an incoming signal to determine its frequency. Similar to the above mentioned prior art systems, noise immunity is achieved by a detector and noise suppressor circuit which requires that a valid control signal have a constant amplitude for some fixed period of time. The output of the detector and noise suppressor is coupled through a pulse shaper to a clock controlled frequency counter. Счетчик использует многоэтапный метод подсчета, при котором каждый этап делит количество импульсов, подлежащих подсчету, на последующие этапы. Получается, что наименее чувствительные ступени игнорируются, промежуточные ступени соответствуют отдельным функциям управления, а наиболее значимые ступени счетчика соответствуют надлежащему диапазону принимаемой частоты. Функция управления активируется только тогда, когда последние ступени определяют правильный диапазон, а промежуточные ступени декодируют одну из выбираемых функций. Из раскрытия Крамера неясно, как работает схема обнаружения шума. По-видимому, шумовая схема основана на предположении, что шум можно отличить от управляющих сигналов из-за случайного изменения амплитуды первого. Спецификация указывает, что схема шумоподавителя подает сигнал на схему для отключения работы счетчиков в условиях шума. Таким образом, вместо того, чтобы проводить различие между сигналом и шумом, система будет отключаться при приеме любого сигнала с изменяющейся амплитудой, даже если это допустимый управляющий сигнал. The counter uses a multi-stage counting technique with each stage dividing down the number of pulses to be counted by the succeeding stages. It appears that the least sensitive stages are ignored, the intermediate stages correspond to individual control functions and the most significant counter stages correspond to the proper range for the received frequency. The control function is activated only when the last stages detect the proper range and the intermediate stages decode one of the selectable functions. It is not clear from the Kramer disclosure how the circuit for noise detection operates. Apparently, the noise circuitry relies on the assumption that noise can be distinguished from control signals because of the former's randomly varying amplitude. The specification indicates that a noise suppressor circuit feeds a signal to circuitry for disabling the functioning of the counters during noise conditions. Thus, rather than distinguish between signal and noise, the system will shut down during reception of any varying amplitude signal even though it be a valid control signal. Таким образом, движение передатчика может привести к неправильной интерпретации действительного управляющего сигнала, например, из-за покачивания передатчика при воспроизведении управляющей частоты. Кроме того, в системе Крамера интегратор в шумоподавителе работает с любыми принимаемыми сигналами и не способен различать отдельные сигналы. Он декодирует полученный частотный сигнал и предполагает, что эта частота присутствовала в течение всего периода интегрирования. Одновременное воспроизведение двух или более частот или даже одной частоты и выброса шума может сбить систему с толку. Изобретение решает эти и другие проблемы предшествующего уровня техники путем проверки сигнала перед декодированием для активации соответствующей функции управления. Thus, movement of the transmitter may cause misinterpretation of a valid control signal, for example, by waving the transmitter while producing a control frequency. Further, in the Kramer system the integrator in the noise suppressor operates on whatever signals are received and is incapable of distinguishing separate signals. It decodes whatever frequency signal is received and assumes that that frequency was present during the entire integration period. Simultaneously producing two or more frequencies or even a single frequency and a noise burst could confuse the system. The invention resolves these and other problems of the prior art by verifying a signal before decoding to activate the corresponding control function. Объекты изобретения Objects of the Invention Целью настоящего изобретения является создание новой системы дистанционного управления. An object of this invention is to provide a novel remote control system. Другой целью настоящего изобретения является создание усовершенствованной системы дистанционного управления с повышенной помехоустойчивостью. Another object of this invention is to provide an improved remote control system of enhanced noise immunity. Краткое изложение изобретения Summary of the Invention В соответствии с изобретением устройство управления приводится в действие принимаемыми управляющими сигналами, имеющими заданные характеристики длительности и заданные индивидуальные частотные характеристики, для избирательного включения множества средств использования. Включены средства проверки для проверки того, что принятые сигналы имеют заданные характеристики длительности, путем многократной выборки и определения наличия заданных индивидуальных частотных характеристик. Средство декодирования соединено между средством проверки и средством использования для выборочной активации средства использования в соответствии с индивидуальными характеристиками в ответ на предварительно определенное количество проверенных выборок. In accordance with the invention a control device is operable by received control signals having predetermined duration characteristics and predetermined individual frequency characteristics for selectively activating a plurality of utilization means. Verification means are included for verifying that the received signals have the predetermined duration characteristics by repetitively sampling and determining the presence of the predetermined individual frequency characteristics. Decoding means are coupled between the verification means and the utilization means for selectively activating the utilization means in accordance with the individual characteristics in response to a predetermined number of verified samples. КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖА BRIEF DESCRIPTION OF THE DRAWING На единственной ФИГУРЕ показана подробная схема предпочтительного варианта осуществления изобретения с функциональными сегментами, обведенными пунктирными линиями. Для простоты на РИСУНКЕ показаны только логические соединения без соединений с источниками напряжения. Повсюду используется положительная логика, а логические элементы просто обозначаются их функциональными именами, то есть И-НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ и ИЛИ-НЕ, без слова «ворота». " 1 представляет собой высокий логический уровень (или напряжение сигнала), а 0 соответствует низкому логическому уровню. Все двоичные представления расположены в возрастающей степени 2 слева направо, чтобы соответствовать терминальному расположению двоичных счетчиков. The single FIGURE shows the detailed circuitry of the preferred embodiment of the invention with functional segments enclosed by broken lines. For simplicity, only logic connections are shown in the FIGURE without connections to voltage sources. Positive logic is used throughout and logic gates are simply referred to by their functional names, i.e., NAND, EXCLUSIVE OR and NOR, without the word "gate. " A 1 represents a high logic (or signal voltage) level and a 0 corresponds to a low logic level. All binary representations are arranged in ascending powers of 2 from left to right to correspond to the terminal arrangement of the binary counters. Термины «вход» и «выход» обычно указывают на клемму устройства, если не указан сигнал. Термин «ингибировать» указывает на состояние, при котором выход вентиля больше не зависит от сигналов, подаваемых на его остальные входы. Термин «разрешить» обозначает состояние, при котором выход вентиля зависит от сигналов, подаваемых на остальные входы. The term "input" and "output" generally indicate the device terminal unless signal is specified. The term "inhibit" indicates the condition in which a gate output is no longer dependent upon signals applied to its remaining inputs. The term "enable" designates the condition in which a gate output is dependent upon the signals applied to the remaining inputs. ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНОГО ВАРИАНТА ВОПЛОЩЕНИЯ DESCRIPTION OF THE PREFERRED EMBODIMENT Ссылаясь на чертеж для общего описания функции схемы, преобразователь 2 преобразует принятые сигналы, такие как акустические сигналы в ультразвуковом диапазоне частот, в соответствующие электрические сигналы той же частоты. Сигналы управления имеют индивидуальные характеристики, а именно их частоты, и, как будет видно, общую характеристику постоянства в течение минимальной продолжительности. Усилитель 4 соединен между преобразователем 2 и 10-каскадным двоичным счетчиком 6 для обеспечения правильно сформированных и усиленных импульсов для счета. Счетчик 6 под управлением тактового генератора 8 отбирает входящий сигнал для определения его частоты и подключается к цепи 10 определения дальности. Как уже упоминалось, частота является индивидуальной характеристикой, по которой различаются различные управляющие сигналы. Счетчик достоверности 16 реагирует на схему 10 диапазона и сбрасывается при обнаружении выхода счетчика за пределы диапазона. Referring to the drawing for a general description of the function of the circuit, a transducer 2 converts received signals, such as acoustic signals in an ultrasonic frequency range, into corresponding electrical signals of the same frequency. The control signals have individual characteristics, namely their frequencies, and, as will be seen, a common characteristic of persistence for a minimum duration. An amplifier 4 is coupled between transducer 2 and a 10 stage binary counter 6 for providing properly shaped and amplified pulses for counting. Counter 6 samples, under the control of clock 8, the incoming signal to determine its frequency, and is connected to a range detection circuit 10. As mentioned, frequency is the individual characteristic by which the various control signals are distinguished. Confidence counter 16 is responsive to range circuit 10 and resets when an out-of-range count is detected. Счетчик 6 соединен непосредственно со схемой хранения 12 и компаратором 14. Часть подсчета частоты сравнивается с непосредственно предшествующей частью подсчета (эталоном) и сохраняется. Выход схемы хранения 12 также подключен к компаратору 14, который, в свою очередь, подключен к счетчику достоверности 16. Сравнения, которые показывают идентичность между текущей и предыдущей частями счета, позволяют счетчику 16 продвигаться вперед без сброса, тогда как обнаружение условия отсутствия идентичности вызывает сброс счетчика 16. Тактовый генератор 8 соединен со счетчиком 6, схемой хранения 12, компаратором 14 и доверительным счетчиком 16 для обеспечения соответствующей последовательности рабочих временных интервалов. Схема 12 хранения и счетчик достоверности 16 независимо соединены с декодером 18. Когда счетчик достоверности 16 был переведен на заранее определенное значение, декодер 18 получает возможность декодировать сохраненную часть счетчика и подавать соответствующий сигнал на множество средств 20 использования для активации выбранной функции управления. Counter 6 is coupled directly to a storage circuit 12 and a comparator 14. A portion of the frequency count is compared with the immediately preceding count portion (a reference) and stored. The output of storage circuit 12 is also coupled to comparator 14 which, in turn, is coupled to confidence counter 16. Comparisons which show identity between present and previous count portions permit counter 16 to advance without resetting, whereas detection of a non-identity condition causes counter 16 to reset. Clock 8 is coupled to counter 6, storage circuit 12, comparator 14 and confidence counter 16 to provide an appropriate operational timing sequence. Storage circuitry 12 and confidence counter 16 are independently coupled to a decoder 18. When confidence counter 16 has been advanced to a predetermined count, decoder 18 is enabled to decode the stored count portion and supply an appropriate signal to a plurality of utilization means 20 for activation of the selected control function. Продолжая более подробно, подсчет первых трех ступеней счетчика 6 игнорируется, что позволяет диапазону частот обозначать отдельные функции управления. Это легко объяснить по аналогии с работой простого двухразрядного десятичного счетчика. Игнорируя цифры единиц и отслеживая только цифры десятков, диапазоны будут обнаружены. Таким образом, разряд десятков будет 0 в диапазоне от 0 до 9, 1 в диапазоне от 10 до 19 и т. д. Клемма 2 часов 8 подключена к клемме сброса счетчика 6. Выводы Q6, Q8 и Q10 счетчика 6 подключены к входам И-НЕ 32, выход которого соединен с одним входом И-НЕ 30. Выводы Q7 и Q9 счетчика 6 подключены ко второму и третьему входам И-НЕ 30. Как показано прерывистой линией вокруг, НЕ-ИЛИ 32 и НЕ-И 30 составляют схему 10 определения диапазона. Continuing in greater detail, counting by the first three stages of counter 6 is ignored, allowing a range of frequencies to designate individual control functions. This may be easily explained by analogy to the operation of a simple two digit decimal counter. By ignoring the units digits and monitoring only the tens digit, ranges will be detected. Thus, the tens digit will be 0 in the range of 0 to 9, 1 in the range of 10 to 19, etc. The 2 terminal of clock 8 is connected to the reset terminal of counter 6. The Q6, Q8 and Q10 terminals of counter 6 are connected to inputs of a NOR 32 whose output is coupled to one input of a NAND 30. The Q7 and Q9 terminals of counter 6 are connected to the second and third inputs of NAND 30. As indicated by the enclosing broken line, NOR 32 and NAND 30 comprise range detection circuit 10. Клемма Q4 счетчика 6 подключена к одному входу ИСКЛЮЧАЮЩЕГО ИЛИ 22 и к клемме D триггера данных 26. Клемма Q5 счетчика 6 соединена с одним входом ИСКЛЮЧАЮЩЕГО ИЛИ 24 и с клеммой D триггера данных 28. ИСКЛЮЧИТЕЛЬНАЯ форма логического вентиля, который выдает сигнал логического уровня 0 на своем выходе, когда оба входа имеют одинаковый логический уровень, и сигнал логического уровня 1 на выходе в противном случае. Клемма 01 часов 8 подключена через инвертор 36 к клеммам С триггеров 26 и 28. Для удобства выводы Q и Q триггеров 26 и 28 обозначены цифрами 21, 23, 25 и 27 соответственно. Как показано пунктирной линией, триггеры 26 и 28 и инвертор 36 составляют схему хранения 12. The Q4 terminal of counter 6 is connected to one input of an EXCLUSIVE OR 22 and to the D terminal of a data flip-flop 26. The Q5 terminal of counter 6 is coupled to one input of an EXCLUSIVE OR 24 and to the D terminal of a data flip-flop 28. EXCLUSIVE a form of logic gate which produce a 0 logic level signal at its output whenever both inputs are at the same logic level and a 1 logic level signal output otherwise. The 01 terminal of clock 8 is connected through an inverter 36 to the C terminals of flip-flops 26 and 28. For convenience, the Q and Q terminals of flip-flops 26 and 28 are labelled 21, 23, 25 and 27, respectively. As indicated by the enclosing broken line, flip-flops 26 and 28 and inverter 36, comprise storage circuit 12. Клеммы R и S обоих триггеров 26 и 28 соединены с землей. Клемма Q триггера 26 подключена ко второму входу ИСКЛЮЧАЮЩЕЕ ИЛИ 22, а клемма Q триггера 28 подключена ко второму входу ИСКЛЮЧАЮЩЕЕ ИЛИ 24. Выходы ИСКЛЮЧАЮЩЕГО ИЛИ 22 и 24 подключены к входам И-38, выход которого подключен ко второму входу И-40. Клемма 01 часов 8 подключена ко второму входу И-НЕ 40. Как показано пунктирной линией, ИСКЛЮЧАЮЩЕЕ ИЛИ 22 и 24 и НЕ-И 38 и 40 составляют компаратор 14. The R and S terminals of both flip-flops 26 and 28 are connected to ground. The Q terminal of flip-flop 26 is connected to the second input of EXCLUSIVE OR 22 and the Q terminal of flip-flop 28 is connected to the second input of EXCLUSIVE OR 24. The outputs of EXCLUSIVE OR's 22 and 24 are connected to the inputs of a NAND 38 whose output is connected to the second input of NAND 40. The 01 terminal of clock 8 is connected to the second input of NAND 40. As indicated by the broken line, EXCLUSIVE OR's 22 and 24 and NAND's 38 and 40 comprise comparator 14. Клемма 01 часов 8 подключена к одному входу И-42, а выход И-30 подключен ко второму входу И-42. Выход И-НЕ 42 подключен к одному входу И-44, а выход И-НЕ 40 подключен ко второму входу И-НЕ 44. Как показано пунктирной линией, триггеры 46, 48 и 50, НЕ-ИЛИ 52 и 54 и НЕ-И 42 и 44 составляют счетчик достоверности 16. Выход И-НЕ 44 соединен с клеммами R каждого из триггеров 46, 48 и 50, клеммы S которых соединены с землей. Клемма Q триггера 50 соединена с клеммой C триггера 48, а клемма Q триггера 48 соединена с клеммой C триггера 46. Клеммы Q и D каждого из триггеров 46, 48 и 50 подключены к трем входам NOR 52. Выход NOR 52 подключен к входу NOR 54. Клемма 01 часов 8 подключена ко второму входу NOR 54, а выход NOR 54 подключен к клемме C триггера 50. The 01 terminal of clock 8 is connected to one input of NAND 42 and the output of NAND 30 is connected to the second input of NAND 42. The output of NAND 42 is connected to one input of NAND 44 and the output of NAND 40 is connected to the second input of NAND 44. As indicated by the broken line, flip-flops 46, 48 and 50, NOR's 52 and 54 and NAND's 42 and 44 comprise confidence counter 16. The output of NAND 44 is coupled to the R terminals of each of flip-flops 46, 48 and 50, the S terminals of which are connected to ground. The Q terminal of flip-flop 50 is connected to the C terminal of flip-flop 48 and the Q terminal of flip-flop 48 is coupled to the C terminal of flip-flop 46. The Q and the D terminals of each of flip-flops 46, 48 and 50 are connected to the three inputs of a NOR 52. The output of NOR 52 is connected to an input of NOR 54. The 01 terminal of clock 8 is connected to the second input of NOR 54 and the output of NOR 54 is connected to the C terminal of flip-flop 50. Как показано пунктирной линией, декодер 18 содержит инвертор 56, подключенный к одному входу каждого из множества НЕ-ИЛИ 58, 60, 62 и 64. Выход NOR 52 подключен к инвертору 56. Схема хранения 12 связана с дешифратором 18 следующим образом: клеммы 21 и 25 подключены ко второму и третьему входам ИЛИ-НЕ 64; выводы 21 и 27 подключены ко второму и третьему входам НО 62; выводы 23 и 25 подключены ко второму и третьему входам НОР 60; а выводы 23 и 27 подключены ко второму и третьему входам НО 58. Выходные клеммы NOR 58, 60, 62 и 64 будут поддерживать логические уровни, которые активируют средства использования, соответствующие различным управляемым функциям. As indicated by the broken line, decoder 18 comprises an inverter 56 coupled to one input each of a plurality of NOR's 58, 60, 62 and 64. The output of NOR 52 is connected to inverter 56. Storage circuitry 12 is coupled to decoder 18 in the following manner: terminals 21 and 25 are connected to the second and third inputs of NOR 64; terminals 21 and 27 are connected to the second and third inputs of NOR 62; terminals 23 and 25 are connected to the second and third inputs of NOR 60; and terminals 23 and 27 are connected to the second and third inputs of NOR 58. The output terminals of NOR's 58, 60, 62 and 64 will maintain logic levels which activate utilization means corresponding to the various controlled functions. Средство 20 использования показано в отдельном блоке и содержит схему и устройство (не показано) для приведения в действие управляемых функций. Например, выход любого ИЛИ-НЕ декодера 18 может быть подключен к двоичному счетчику в сочетании с цифро-аналоговым преобразователем и варистором. Сигнал от NOR будет продвигать счетчик и создавать постепенно увеличивающееся напряжение, на которое варистор будет реагировать, регулируя выбранную функцию, например уровень громкости телевизионного приемника. Дополнительные NOR могут быть подключены к одиночным триггерам для обеспечения работы различных функций управления или могут быть подключены к шаговому двигателю для обеспечения более сложных функций, таких как настройка телевизионного приемника. Такие методы управления, реагирующие на напряжение, хорошо известны специалистам в данной области техники и не являются частью настоящего изобретения. Utilization means 20 is shown in a separate block and comprises the circuitry and apparatus (not illustrated) for actuating the controlled functions. As an example, the output of any NOR of decoder 18 may be coupled to a binary counter in combination with a digital to analog converter and a varistor. The signal from the NOR would advance the counter and produce a progressively increasing voltage to which the varistor would respond by adjusting the selected function, such as the volume level of a television receiver. Additional NOR's may be connected to single flip-flops for providing off-on action of various control functions or may be connected to a stepper motor for providing more complicated functions, such as tuning the television receiver. Such voltage responsive control techniques are well-known to those skilled in the art and are not a part of this invention. Временная последовательность блока управления определяется часами 8. Часы 8 могут работать от сети, к которой подключен телевизионный приемник или блок управления. Сигнал синхронизации на тактовом терминале 01 представляет собой короткий (примерно 2 микросекунды) положительный прямоугольный импульс логического уровня 1, который возникает каждые 8,33 мс. (миллисекунда). Сигнал синхронизации на клемме 02 представляет собой прямоугольный импульс длительностью примерно 2 мкс с логическим уровнем 1, положительный передний фронт которого соответствует возникновению заднего фронта импульса 01. Импульс 02 используется исключительно для сброса счетчика 6 для следующего периода выборки. Часть 1-го уровня импульса 01 устанавливает интервал сравнения и выдает сигнал сброса для счетчика достоверности 16 во время неидентичности сравнения или возникновения условия выхода за диапазон. Поскольку тактовые выводы триггеров даты реагируют на запуск по фронту, данные передаются в схему 12 хранения, и счетчик достоверности 16 опережает после сравнения идентичности во время появления заднего фронта импульса 01. The timing sequence for the control unit is determined by clock 8. Clock 8 may be operated from the power line to which the television receiver or control unit is connected. The timing signal at the 01 clock terminal is a short duration (approximately 2 microseconds long) positive rectangular pulse of a 1 logic level which occurs every 8.33 ms. (millisecond). The timing signal at the 02 terminal is approximately a 2 microsecond rectangular pulse of a 1 logic level whose positive going leading edge corresponds to the occurrence of the trailing edge of a 01 pulse. The 02 pulse is used exclusively to reset counter 6 for the next sampling period. The 1 level portion of the 01 pulse establishes the comparison interval and produces a reset signal for confidence counter 16 during non-identity of a comparison or ducing an out-of-range condition. Because the clock terminals of the date flip-flops respond to edge triggering, data is transferred to storage circuit 12 and confidence counter 16 is advanced, after an identity comparison, during occurrence of the trailing edge of a 01 pulse. Счетчик 6 представляет собой непрерывно работающий десятиступенчатый двоичный счетчик пульсаций, который сбрасывается на ноль каждые 8,33 мс. Он подсчитывает частоту входящих сигналов, чтобы определить, являются ли они сигналами управления. Существует множество других форм кодирования сигналов, которые можно использовать для различения управляющих сигналов. Импульсы, расположенные в характерном порядке, являются одним из примеров. Для разностей частот счетчик дискретизации, схема хранения и компаратор представляют собой средства распознавания образов сигналов. Счетчик подает информацию в схему хранения 12, компаратор 14 и схему определения диапазона 10. Выходные сигналы от схемы 10 определения диапазона и от компаратора 14 объединяются, и счетчик достоверности 16 сбрасывается всякий раз, когда возникает условие отсутствия идентичности или выхода за пределы диапазона. Как будет описано ниже, сброс может выполняться при любом заданном количестве определений отсутствия идентичности, но в предпочтительном варианте осуществления сброс выполняется при одном таком обнаружении. Counter 6 is a continuously operating ten stage binary ripple counter which is reset to zero every 8.33 ms. It counts the frequency of the incoming signals to determine if they are control signals. There are many other forms of signal encoding which may be used to differentiate between control signals. Pulses arranged in a distinctive pattern is one example. For frequency differences, the sampling counter, storage circuit and comparator represent signal pattern recognition means. The counter supplies information to storage circuit 12, comparator 14 and range detection circuit 10. The output signals from range detection circuit 10 and from comparator 14 are combined and confidence counter 16 is reset whenever a non-identity or out-of-range condition occurs. As will be described later the reset may be made to occur with any predetermined number of non-identity determinations but in the preferred embodiment reset is performed upon one such detection. Счетчик достоверности 16 представляет собой трехступенчатый двоичный счетчик, первоначально установленный импульсом сброса от И-НЕ 44 в состояние 111 (десятичное число 7), что определяется логическими уровнями на клеммах Q. Каждое сравнение идентичности в пределах диапазона позволяет тактировать счетчик достоверности синхронизирующими импульсами 01 через NOR 54 для обратного отсчета без сброса до тех пор, пока он не достигнет состояния 000, что указывает на то, что полученный сигнал надлежащим образом проверен как дополнительно обладающий надлежащей длительностью (заранее определенной). общая характеристика) управляющего сигнала. Если обнаруживается либо выход за пределы диапазона, либо состояние отсутствия идентичности, счетчик достоверности 16 сбрасывается в состояние 111, чтобы снова начать обратный отсчет синхронизирующими импульсами 01. Когда проверка выполнена, логический элемент ИЛИ-НЕ, который соответствует конкретной частоте сигнала управления, позволяет управлять средством использования для активации соответствующей функции управления. Confidence counter 16 is a 3 stage binary counter initially established, by a reset pulse from NAND 44, at a 111 state (decimal 7) as determined by the logic levels on the Q terminals. Each in-range identity comparison permits the confidence counter to be clocked by the 01 timing pulses through NOR 54 to count down without being reset until it reaches a 000 state, indicating that the received signal is properly verified as additionally possessing the proper duration (predetermined common characteristic) of a control signal. If either an out-of-range or non-identity condition is detected, confidence counter 16 is reset to the 111 state to again begin counting down by the 01 timing pulses. When verification has been made the NOR gate which corresponds to the particular control signal frequency is enabled to control utilization means for activating the corresponding control function. Чтобы помочь понять работу схемы, предположим, что управляющие сигналы представляют собой прямоугольные волны, имеющие четыре диапазона ультразвуковых частот A, B, C и D, включающие от 38,4 до 39,24 кГц, от 39,36 до 40,20 кГц, от 40,32 до 41,16 кГц и от 41,28 до 42,12 кГц. соответствующие четырем функциям управления телевизором соответственно. Синхронизирующие импульсы 01 и 02 короткой длительности могут возникать в любое время во время обнаружения относительно длинного периода управляющих сигналов без существенного нарушения счета счетчика 6. В 8,33 мс. интервале счета частоты в вышеуказанных диапазонах соответствуют десятичным счетам 320-327, 328-335, 336-343 и 344-351 соответственно. Для частотного диапазона A 10-ступенчатый счетчик будет показывать (двоичное обозначение счетчика) XXX0001010. Для диапазона b счетчик будет показывать XXX1001010. В диапазонах C и D клеммы Q4 и Q5 имеют соответственно 01 и 11, а клеммы с Q6 по Q10 останутся на 01010. Выход NOR 32 равен 1 для Q6 и Q8, а Q10 равен 0. Этот уровень выходного сигнала объединяется с выходными сигналами уровня 1 Q7 и Q9 для получения выходного сигнала уровня 0 от И-НЕ 30, который указывает, что обнаруженная частота сигнала находится в правильном диапазоне. To aid in understanding the operation of the circuit, assume that the control signals are square waves having four ultrasonic frequency ranges A, B, C and D comprising 38.4 to 39.24 KHz, 39.36 to 40.20 KHz, 40.32 to 41.16 KHz and 41.28 to 42.12 KHz corresponding to four television control functions respectively. The short duration 01 and 02 timing pulses may occur any time during detection of the relatively long period of the control signals without substantially disturbing the counting of counter 6. In the 8.33 ms. counting interval, the frequencies in the above ranges correspond to decimal counts of 320-327, 328-335, 336-343 and 344-351 respectively. For frequency range A, the 10 stage counter will read (binary counter notation) XXX0001010. For range b the counter will read XXX1001010. In the C and D ranges, the Q4 and Q5 terminals are respectively 01 and 11, and the Q6 through Q10 terminals will remain at 01010. The output of NOR 32 is at 1 for Q6 and Q8 and Q10 at 0. This output signal level is combined with Q7 and Q9 1 level output signals to produce a 0 level output signal from NAND 30, which indicates the detected signal frequency is in the proper range. ИСКЛЮЧАЮЩЕЕ ИЛИ 22 сравнивает сигнал на выводе Q триггера 26 (что является инверсией предыдущего уровня выходного сигнала Q4 счетчика 6) с текущим уровнем сигнала Q4. Если его входы имеют разные уровни сигналов, выход ИСКЛЮЧАЮЩЕЕ ИЛИ равен 1, что указывает на идентичность между текущим и предыдущим уровнями сигналов Q4. Аналогично, ИСКЛЮЧАЮЩЕЕ ИЛИ 24 сравнивает уровень сигнала на клемме Q5 с инверсией предыдущего сигнала Q5, присутствующего на клемме Q триггера 28. Опять же, если входы различны, выход ИСКЛЮЧАЮЩЕЕ ИЛИ 24 равен 1, что указывает на идентичность между текущим и предыдущим уровнями сигнала Q5. Для идентичности между предыдущим и текущим уровнями сигналов как Q4, так и Q5 входы И-НЕ 38 равны 1, а его выход равен 0. Таким образом, один вход И-НЕ 40 находится в состоянии 0 до тех пор, пока в компараторе присутствует идентичность. Во время синхронизирующего импульса 01 второй вход И-НЕ 40 находится в состоянии 1, а его выход остается в состоянии 1. Если, однако, выход И-НЕ 38 равен 1, что указывает на отсутствие идентичности, выход И-НЕ 40 принимает уровень 0 для длительности импульса 01. EXCLUSIVE OR 22 compares the signal at the Q terminal of flip-flop 26 (which is the inversion of the previous Q4 output signal level of counter 6) with the present Q4 signal level. If its inputs are at different signal levels, the output of the EXCLUSIVE OR is at 1, indicating identity between the present and previous Q4 signal levels. Similarly, EXCLUSIVE OR 24 compares the signal level on the Q5 terminal with the inversion of the previous Q5 signal present at the Q terminal of flip-flop 28. Again, if the inputs are different, the output of EXCLUSIVE OR 24 is at 1 indicating identity between the present and previous Q5 signal levels. For an identity between the previous and present signal levels of both Q4 and Q5, the inputs of NAND 38 are at 1 and its output is at 0. Thus, one input of NAND 40 is at 0 as long as there is identity in the comparator. During a 01 timing pulse the second input of NAND 40 is at 1 and its output remains at 1. If, however, the output of NAND 38 is at 1, indicating a non-identity, the output of NAND 40 assumes a 0 level for the 01 pulse duration. Сигнал детектора диапазона 10 (представленный выходом И-НЕ 30) объединяется с импульсом 01 в И-НЕ 42, выход которого объединяется с выходом компаратора 14 (представленным выходом И-НЕ 40) в И-НЕ 44. The signal from range detector 10 (represented by the output of NAND 30) is combined with a 01 pulse in NAND 42 whose output is combined with the output of comparator 14 (represented by the output of NAND 40) in NAND 44. Предположим, что счетчик в диапазоне (NAND 30 равен 0) и индикация идентичности в компараторе (NAND 40 равна 1). Выход NAND 42 равен 1, а выход NAND 44 равен 0. Таким образом, сброс триггеров 46-50 не происходит. Счетчик достоверности ведет обратный отсчет с каждым импульсом 01 (соответствующим одновременному сравнению идентичности и состоянию «в пределах диапазона»), чтобы указать на повышенный уровень достоверности. Счетчик достоверности 16 содержит 3 триггера DATA, образующие простой 3-ступенчатый сбрасываемый двоичный счетчик, в котором выводы Q соединены с выводами D для обеспечения последовательности чередующихся состояний. Счет продолжается в течение последующих интервалов счета 01 до тех пор, пока не будет достигнута полная достоверность (выполнена проверка управляющего сигнала). За исключением одновременного подсчета в диапазоне и сравнения идентичности, импульс сброса подается на счетчик достоверности 16, который вызывает установление состояния 111. Assume an in-range count (NAND 30 is at 0), and an identity indication in the comparator (NAND 40 is at 1). The output of NAND 42 is at 1 and correspondingly the output of NAND 44 is at 0. Thus, no resetting of flip-flops 46 through 50 occurs. The confidence counter counts down with each 01 pulse (corresponding to a simultaneous identity comparison and an "in-range" condition) to indicate an increased level of confidence. Confidence counter 16 comprises 3 DATA flip-flops arranged to form a simple 3 stage resettable binary counter having the Q terminals connected to the D terminals to insure the sequence of alternate states. Counting continues during subsequent 01 counting intervals until full confidence is reached (verification of a control signal has been made). Except for a simultaneous in-range count and an identity comparison, a reset pulse is supplied to confidence counter 16 which forces the establishment of a 111 state. Операции сохранения, сравнения и подсчета достоверности выполняются в соответствии с фиксированной временной последовательностью. Предположим вначале, что клеммы 21 и 25 триггеров хранения 26 и 28 соответственно находятся в состоянии 0 и что счетчик 6 только что был сброшен импульсом 02, чтобы начать новый интервал счета. По ходу счета клеммы Q4 и Q5 непрерывно подают сигналы на клеммы D триггеров 26 и 28 соответственно, а также на контакты ИСКЛЮЧАЮЩЕЕ ИЛИ 22 и 24 в схеме компаратора. Выход компаратора обычно указывает идентичность через NAND 40. Для неидентификации выход И-НЕ 40 переходит к сигналу уровня 0 во время импульса синхронизации 01. The storage, comparison and confidence counting operations are performed according to a fixed timing sequence. Assume initially that terminals 21 and 25 of storage flip-flops 26 and 28 respectively are at 0 and that counter 6 has just been reset by a 02 pulse to begin a new counting interval. As counting proceeds, the Q4 and Q5 terminals continuously supply signals to the D terminals of flip-flops 26 and 28, respectively, as well as to EXCLUSIVE OR's 22 and 24 in the comparator circuit. The comparator output normally indicates identity through NAND 40. For a non-identity the output of NAND 40 goes to a 0 level signal during the 01 timing pulse. Теперь предположим, что получен сигнал вне частотного диапазона, но во время тактового импульса 01 клеммы D триггеров 26 и 28 остаются в состоянии 0. Компаратор показывает идентичность, но схема определения диапазона указывает на состояние вне диапазона, о чем свидетельствует выходной сигнал одного уровня на И-НЕ 30, поскольку клеммы Q6-Q10 не находятся в состоянии 01010 соответственно. Из-за состояния выхода за пределы диапазона во время импульса 01 выход И-НЕ 42 переходит в 0, а выход И-НЕ 44 переходит в 1, что сбрасывает триггеры 46, 48 и 50, чтобы восстановить состояние 111 в счетчик уверенности 16. Если три входа NOR 52 равны 1, его выход равен 1. Этот уровень сигнала объединяется с синхронизирующим импульсом 01 в NOR 54, выходной сигнал которого устанавливается на 0 длительности импульса. Assume now that an out-of-frequency range signal is received, but that during the 01 timing pulse the D terminals of flip-flops 26 and 28 remain at 0. The comparator indicates identity but the range detection circuit indicates an out-of-range condition as evidenced by a one level output signal at NAND 30 since the Q6-Q10 terminals are not at 01010, respectively. Because of the out-of-range condition, during the 01 pulse the output of NAND 42 goes to 0 and the output of NAND 44 goes to 1, which resets flip-flops 46, 48 and 50 to re-establish a 111 state in confidence counter 16. With the three inputs of NOR 52 at 1 its output is at 1. This signal level is combined with a 01 timing pulse in NOR 54, whose output goes to 0 pulse duration. Клеммы C триггеров DATA, используемых в этой схеме, реагируют на положительные фронты прямоугольных импульсов. Задний или положительный передний фронт импульса на выходе NOR 54 используется для синхронизации счетчика достоверности через клемму C триггера 50, чтобы перевести его в следующее состояние, указывая, что в компараторе была обнаружена идентичность. Последовательность сброса в состояние 111 и тактирования происходит на доверительном счетчике при обнаружении неуправляемых частот. The C terminals of the DATA flip-flops employed in this circuit areresponsive to positive going edges of rectangular pulses. The trailing or positive going edge of the pulse at the output of NOR 54 is employed to clock the confidence counter through the C terminal of flip-flop 50 to advance it to its next state, indicating that an identity had been detected in the comparator. The sequence of resetting to a 111 state and clocking occurs at the confidence counter during the detection of non-control frequencies. Клемма 01 тактового генератора 8 соединена с инвертором 36, выход которого обычно равен 1, но переходит в 0 на время импульса 01, и используется для тактирования клемм C триггеров 26 и 28. Когда эти триггеры хранения синхронизируются, уровни сигналов на их клеммах D передаются на их клеммы Q. Если, например, в течение следующего интервала счета Q4 и Q5 перейдут в 1, а соответственно клеммы D триггеров 26 и 28, то в конце следующего тактирующего импульса 01 новые данные будут сохранены в триггерах. флоп. Таким образом, с каждым последующим синхронизирующим импульсом 01 выполняется сравнение, и в конце сравнения триггеры хранения синхронизируются так, чтобы клеммы Q сохраняли последние предыдущие уровни сигналов Q4 и Q5. The 01 terminal of clock 8 is coupled to inverter 36, whose output is normally at 1 but goes to 0 for the duration of the 01 pulse, and is used to clock the C terminals of flip-flops 26 and 28. When these storage flip-flops are clocked, the signal levels o