новая папка / 4006423

4006423-Desc-ru var ctx = "/emtp"; The translation is almost like a human translation. The translation is understandable and actionable, with all critical information accurately transferred. Most parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable, with most critical information accurately transferred. Some parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable to some extent, with some critical information accurately transferred. The translation is not entirely understandable and actionable, with some critical information accurately transferred, but with significant stylistic or grammatical errors. The translation is absolutely not comprehensible or little information is accurately transferred. Please first refresh the page with "CTRL-F5". (Click on the translated text to submit corrections)

Patent Translate Powered by EPO and Google

French

German

  Albanian

Bulgarian

Croatian

Czech

Danish

Dutch

Estonian

Finnish

Greek

Hungarian

Icelandic

Italian

Latvian

Lithuanian

Macedonian

Norwegian

Polish

Portuguese

Romanian

Serbian

Slovak

Slovene

Spanish

Swedish

Turkish

  Chinese

Japanese

Korean

Russian

      PDF (only translation) PDF (original and translation)

Please help us to improve the translation quality. Your opinion on this translation: Human translation

Very good

Good

Acceptable

Rather bad

Very bad

Your reason for this translation: Overall information

Patent search

Patent examination

FAQ Help Legal notice Contact УведомлениеЭтот перевод сделан компьютером. Невозможно гарантировать, что он является ясным, точным, полным, верным или отвечает конкретным целям. Важные решения, такие как относящиеся к коммерции или финансовые решения, не должны основываться на продукте машинного перевода.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ US4006423A[]

ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ BACKGROUND OF THE INVENTION Изобретение относится к усовершенствованному фазовому детектору и, в частности, к фазовому детектору, который можно легко использовать для определения фазы входного сигнала, принимаемого во время повторяющихся или периодических интервалов. This invention relates to an improved phase detector and, more particularly, to a phase detector which can readily be used to detect the phase of an input signal which is received during recurrent, or periodic, intervals. Известны различные типы схем обнаружения фазы для создания выходного сигнала, представляющего разность фаз между соответствующими входными сигналами. Такие фазовые детекторы используются в различных приложениях, например, для обнаружения или демодуляции информации, которая была модулирована по фазе на несущей; и в сервоуправляемых системах или системах с обратной связью, в которых фаза одного сигнала должна регулироваться в соответствии с фазой другого сигнала. Various types of phase detecting circuits are known for producing an output signal representing the phase difference between respective input signals. Such phase detectors are used in diverse applications, such as in detecting, or demodulating, information which has been phase-modulated onto a carrier; and in servo-controlled or feedback systems wherein the phase of one signal is to be controlled in accordance with the phase of another signal. В общем, из различных типов фазовых детекторов, которые могут использоваться в таких приложениях, во многих случаях предпочтительнее использовать схему фазового детектора симметричного типа. Обычно к таким балансным типам фазовых детекторов относятся так называемые одно- и двухбалансные типы. Преимущество детектора однобалансного типа, который использовался до сих пор, заключается в относительно простой конфигурации схемы. Однако такой фазовый детектор однобалансного типа обладает относительно низкой чувствительностью. То есть даже при отсутствии входного сигнала фазовый детектор выдает выходное напряжение. Более конкретно, выходное напряжение e получается в результате различных токов и напряжений смещения, даже когда входные сигналы не подаются. Однако, когда присутствует входной сигнал, имеющий нулевую разность фаз по отношению к опорному сигналу, выходное напряжение фазового детектора этого односимметричного типа уменьшается до нуля. Если присутствует разность фаз, например, 90o, выходной сигнал фазового детектора может, например, повыситься до напряжения e. In general, of the various types of phase detectors which can be used in such applications, it is preferable, in many instances, to use a balanced-type of phase detector circuit. Typically, such balanced-types of phase detectors include the so-called single- and double-balanced types. The single-balanced type detector which has heretofore been used offers the advantage of a relatively simple circuit configuration. However, such single-balanced type phase detector exhibits relatively low sensitivity. That is, even in the absence of an input signal, the phase detector produces an output voltage. More particularly, an output voltage e is derived as a result of various bias currents and voltages, even when no input signals are applied. However, when an input signal having zero phase difference with respect to a reference signal is present, the voltage output of this single-balanced type of phase detector is reduced to zero. If a phase difference of, for example, 90 DEG is present, the output of the phase detector may, for example, rise to the voltage e. Если разность фаз входного сигнала увеличится до 180o, выходное напряжение фазового детектора может подняться до уровня 2е. Поскольку напряжение е создается даже при отсутствии входного сигнала, очевидно, что чувствительность фазового детектора этого односимметричного типа изменяется от е до нуля и от е до 2е. Таким образом, если принять чувствительность детектора от нуля до 2е, то эффективная чувствительность фазового детектора этого односимметричного типа будет составлять только половину полной чувствительности. If the phase differential of the input signal increases to 180 DEG , the phase detector output voltage may further rise to a level 2e. Since the voltage e is produced even in the absence of an input signal, it is apparent that the sensitivity of this single-balanced type of phase detector varies from e to zero and from e to 2e. Thus, if the sensitivity of the detector is considered to be from zero to 2e, the effective sensitivity of this single-balanced type of phase detector is seen to be only one-half of the full sensitivity. В качестве еще одного дефекта типичной односимметричной схемы фазового детектора, если схема используется для определения фазы сигнала, который подается в течение периодических или прерывистых интервалов времени, наличие шумового сигнала в момент времени, который находится рядом, такие временные интервалы появятся на выходе детектора. Точно так же шум, который накладывается в течение таких прерывистых временных интервалов, также будет появляться на выходе детектора. As a further defect of the typical single-balanced type of phase detector circuit, if the circuit is used to detect the phase of a signal which is applied during periodic, or intermittent, time intervals, the presence of a noise signal at a time which is adjacent such time intervals will appear in the detector output. Similarly, noise which is superposed during such intermittent time intervals also will appear in the detector output. Еще одним недостатком типичных односимметричных фазовых детекторов является то, что изменения амплитуды сигнала, фаза которого должна быть обнаружена, вызывают соответствующие изменения выходного напряжения детектора. Это связано с изменением эффективной чувствительности фазового детектора. As a still further disadvantage of typical single-balanced type of phase detectors, variations in the magnitude of the signal whose phase is to be detected causes corresponding variations in the detector output voltage. This has the result of varying the effective sensitivity of the phase detector. Некоторые проблемы, связанные с использованием фазовых детекторов с одинарным балансом, можно решить, используя так называемый фазовый детектор с двойным балансом. В частности, проблема половинной чувствительности детектора однобалансного типа, вызванная наличием выходного напряжения даже при отсутствии входного сигнала, отсутствует в детекторе двухбалансного типа. То есть полная чувствительность может быть достигнута с помощью двойного балансного типа, поскольку при отсутствии входного сигнала выходное напряжение не подается. Однако это преимущество достигается за счет сложной конфигурации схемы, требующей использования большого количества элементов схемы. Следовательно, двухбалансный фазовый детектор считается относительно дорогой схемой. Some of the problems attending the use of single-balanced type phase detectors can be overcome by using the so-called double-balanced type of phase detector. In particular, the problem of half sensitivity of the single-balanced type detector caused by the presence of an output voltage even in the absence of an input signal, is not found in the double-balanced type of detector. That is, the full sensitivity can be attained by the double-balanced type because no output voltage is provided in the absence of an input signal. However, this advantage is obtained at the cost of complex circuit configuration requiring the use of a large number of circuit elements. Hence, the double-balanced type of phase detector is seen to be a relatively expensive circuit. Кроме того, несмотря на то, что чувствительность детектора двойного балансного типа может быть улучшена по сравнению с детектором однобалансного типа, вышеупомянутую проблему, связанную с влиянием входного шума на выходной сигнал детектора, избежать легко. Кроме того, даже в детекторе двойного балансного типа изменения эффективной чувствительности детектора вызваны изменениями амплитуды входного сигнала. Таким образом, выходное напряжение детектора как с одинарной, так и с двойной балансировкой увеличивается, если амплитуда входного сигнала высока, тогда как выходное напряжение уменьшается, если амплитуда входного сигнала мала. Таким образом, если выходное напряжение должно использоваться как мера разности входных фаз, возможно, что колебания амплитуды входного сигнала приведут к ошибочному обнаружению фазы. Also, even though the sensitivity of the double-balanced type of detector can be improved over that of the single-balanced type, the aforenoted problem with respect to the influence of input noise on the detector output is not easily avoided. Furthermore, even in the double-balanced type of detector, variations in the effective detector sensitivity are caused by input signal amplitude changes. Thus, the output voltage of both the single- and double-balanced type of detector is increased if the input signal amplitude is high, whereas the output voltage is decreased if the input signal amplitude is low. Thus, if output voltage is to be used as a measure of the input phase differential, it is possible that fluctuations in the input signal amplitude will result in erroneous phase detections. ОБЪЕКТЫ ИЗОБРЕТЕНИЯ OBJECTS OF THE INVENTION Таким образом, целью настоящего изобретения является создание усовершенствованного однобалансного фазового детектора, обладающего полной чувствительностью. Therefore, it is an object of the present invention to provide an improved single-balanced type of phase detector which exhibits full sensitivity. Другой целью настоящего изобретения является создание усовершенствованного фазового детектора, обладающего высокой чувствительностью к сигналу, но относительно нечувствительного к входному шуму. Another object of this invention is to provide an improved phase detector having high signal sensitivity but which is relatively insensitive to input noise. Еще одной целью настоящего изобретения является создание усовершенствованного фазового детектора, который можно легко использовать для определения фазы входного сигнала, подаваемого в течение периодических или прерывистых интервалов времени. Yet another object of this invention is to provide an improved phase detector which can be readily used to detect the phase of an input signal which is supplied during periodic, or intermittent, time intervals. Еще одной задачей настоящего изобретения является создание усовершенствованного фазового детектора, на эффективную чувствительность которого не влияют флуктуации амплитуды входного сигнала. A further object of this invention is to provide an improved phase detector whose effective sensitivity is not influenced by input signal amplitude fluctuations. Дополнительной целью настоящего изобретения является создание усовершенствованного фазового детектора для обнаружения фазы входного сигнала, подаваемого в течение прерывистых интервалов времени, который относительно нечувствителен к входному шуму, который присутствует во время таких прерывистых интервалов или рядом с ними. An additional object of this invention is to provide an improved phase detector for detecting the phase of an input signal applied during intermittent time intervals and which is relatively insensitive to input noise which is present during, or adjacent, such intermittent intervals. Еще одной целью настоящего изобретения является создание усовершенствованного фазового детектора, состоящего из относительно простой схемы, который находит применение в качестве фазового детектора для использования в схеме управления цветом цветного телевизионного приемника для обнаружения разности фаз входного пакетного сигнала. Still another object of this invention is to provide an improved phase detector formed of relatively simple circuit configuration which finds ready application as a phase detector for use in the color control circuit of a color television receiver to detect the phase differential of an input burst signal. Различные другие цели и преимущества этого изобретения станут очевидными из последующего подробного описания, а новые признаки будут особо указаны в прилагаемой формуле изобретения. Various other objects and advantages of this invention will become apparent from the forthcoming detailed description and the novel features will be particularly pointed out in the appended claims. СУЩНОСТЬ ИЗОБРЕТЕНИЯ SUMMARY OF THE INVENTION В соответствии с настоящим изобретением предусмотрен фазовый детектор, состоящий из первого дифференциального усилителя для приема первого входного сигнала и имеющего выходную схему для создания выходного сигнала, который является прямой функцией первого входного сигнала, и управляемого второго дифференциального усилителя для принимает второй входной сигнал и приводится в действие выходным сигналом, выдаваемым выходной схемой первого дифференциального усилителя, чтобы тем самым преобразовываться для создания выходного сигнала, выходной сигнал, вырабатываемый вторым дифференциальным усилителем, представляет собой разность фаз между первым и вторым входными сигналами. В одном варианте осуществления выходная схема первого дифференциального усилителя содержит дополнительный дифференциальный усилитель, образованный из дифференциально соединенных каскадов, и один из таких каскадов соединен со вторым дифференциальным усилителем для подачи на него тока дифференциального усилителя. Таким образом, когда один каскад дополнительного дифференциального усилителя является проводящим, второй дифференциальный усилитель настраивается для создания выходного сигнала фазового детектора. In accordance with this invention, a phase detector is provided comprised of a first differential amplifier for receiving a first input signal and having an output circuit for producing an output which is a direct function of the first input signal, and an actuable second differential amplifier for receiving a second input signal and actuated by the output produced by the first differential amplifier output circuit to thereby be conditioned to produce an output signal, the output signal produced by the second differential amplifier represents the phase difference between the first and second input signals. In one embodiment, the first differential amplifier output circuit comprises a further differential amplifier formed of differentially connected stages, and one of such stages is coupled to the second differential amplifier for supplying a differential amplifier current thereto. Thus, when the one stage of the further differential amplifier is conductive, the second differential amplifier is conditioned to produce a phase detector output signal. КРАТКОЕ ОПИСАНИЕ РИСУНКОВ BRIEF DESCRIPTION OF THE DRAWINGS Следующее подробное описание некоторых из предпочтительных вариантов осуществления будет лучше всего понятно вместе с прилагаемыми чертежами, на которых: The following detailed description of certain ones of the preferred embodiments will best be understood in conjunction with the accompanying drawing in which: ИНЖИР. 1 представляет собой графическое представление выходного сигнала, полученного из ранее предложенной схемы фазового детектора; FIG. 1 is a graphical representation of the output derived from a previously proposed phase detector circuit; ИНЖИР. 2 представляет собой схематическое изображение одного варианта осуществления фазового детектора в соответствии с данным изобретением; FIG. 2 is a schematic representation of one embodiment of a phase detector in accordance with this invention; ИНЖИР. 3 представляет собой графическое представление выходного сигнала, полученного от фазового детектора, изображенного на фиг. 2; а также FIG. 3 is a graphical representation of the output signal derived from the phase detector depicted in FIG. 2; and ИНЖИР. 4 представляет собой блок-схему другого варианта осуществления настоящего изобретения. FIG. 4 is a schematic diagram of another embodiment of the present invention. ПОДРОБНОЕ ОПИСАНИЕ НЕКОТОРЫХ ПРЕДПОЧТИТЕЛЬНЫХ ВАРИАНТОВ ВОПЛОЩЕНИЯ DETAILED DESCRIPTION OF CERTAIN ONES OF THE PREFERRED EMBODIMENTS Перед описанием одного варианта осуществления настоящего изобретения будет описан один недостаток ранее предложенной схемы фазового детектора со ссылкой на фиг. 1. Проиллюстрировано графическое представление выходного сигнала такого ранее предложенного фазового детектора. Как отмечалось выше, одна из проблем фазового детектора односимметричного типа заключается в том, что даже когда на него не подается входной сигнал, фазовый детектор создает выходное напряжение e. Если фаза входного сигнала совпадает с фазой, например, опорного сигнала, выходное напряжение, создаваемое фазовым детектором, падает до нуля. Затем это выходное напряжение увеличивается до максимального значения 2e по мере увеличения разности фаз между входным и опорным сигналами. Таким образом, когда разность фаз составляет 180o, максимальное выходное напряжение 2е создается схемой фазового детектора. Как видно из фиг. 1, напряжение e создается, когда разность фаз между входным и опорным сигналами составляет 90o. Before describing one embodiment of the present invention, one disadvantage of a previously proposed phase detector circuit will be described with reference to FIG. 1. A graphical representation of the output of such previously proposed phase detector is illustrated. As noted hereinabove, one problem of a single-balanced type of phase detector resides in the fact that even when no input signal is applied thereto, the phase detector produces an output voltage e. If the phase of the input signal is coincident with the phase of, for example, a reference signal, the output voltage produced by the phase detector falls to zero. This output voltage then increases to a maximum 2e as the phase difference between the input and reference signals increases. Thus, when the phase difference is 180 DEG , the maximum output voltage 2e is produced by the phase detector circuit. As is seen from FIG. 1, the voltage e is produced when the phase difference between the input and reference signals is 90 DEG . Соответственно, поскольку напряжение е возникает и при отсутствии входного сигнала, эффективная чувствительность схемы фазового детектора равна е. Видно, что это, конечно, половина полной чувствительности 2е. Accordingly, since the voltage e also is produced when no input signal is applied thereto, the effective sensitivity of the phase detector circuit is equal to e. This, of course, is seen to be one-half of the full sensitivity 2e. Еще одним недостатком фазового детектора такого однобалансного типа является то, что в выходном напряжении детектора будет генерироваться шумовой сигнал, если шумовой сигнал присутствует во время или рядом с прерывистыми временными интервалами, когда входной сигнал подается на фазовый детектор. As a further disadvantage of such single-balanced type of phase detector, a noise signal will be produced in the detector output voltage if a noise signal is present during or adjacent the intermittent time intervals when an input signal is applied to the phase detector. Эти проблемы, графически представленные на фиг. 1, преодолеваются улучшенным фазовым детектором по настоящему изобретению, который схематически показан на фиг. 2. Усовершенствованный фазовый детектор состоит из первого дифференциального усилителя А, имеющего выходную цепь В, и второго дифференциального усилителя С. Дифференциальный усилитель А состоит из дифференциально включенных транзисторов 1 и 2 с эмиттерами, соединенными вместе, которые подключены к опорному потенциалу. , например заземление, источником тока 7. Базовые электроды транзисторов приспособлены для приема входного сигнала, дифференциально подаваемого на них с входного вывода SB. Кроме того, к базовым электродам транзисторов 1 и 2 прикладывают потенциалы смещения от подходящего источника потенциала смещения, который здесь обозначен как источник напряжения E1. Конечно, для подачи потенциалов смещения на транзисторы можно использовать любую альтернативную схему смещения. These problems, which are graphically represented by the illustration of FIG. 1, are overcome by the improved phase detector of the present invention which is schematically illustrated in FIG. 2. The improved phase detector is comprised of a first differential amplifier A having an output circuit B and a second differential amplifier C. The differential amplifier A is formed of differentially-connected transistors 1 and 2 having common-connected emitters which are coupled to a reference potential, such as ground, by a current source 7. The base electrodes of the transistors are adapted to receive an input signal differentially applied thereto from an input terminal SB. In addition, bias potentials are applied to the base electrodes of the transistors 1 and 2 by a suitable source of bias potential which here is depicted as a voltage source E1. Of course, any alternative bias circuit may be used to supply the bias potentials to the transistors. В примере, показанном на фиг. 2, выходная схема B, подключенная к дифференциальному усилителю A, представляет собой дополнительный дифференциальный усилитель, образованный дифференциально-соединенными транзисторами 3 и 4, эмиттеры которых соединены с общим проводом и подключены к опорному потенциалу через источник тока 8. Базовые электроды транзисторов 3 и 4 служат парой входных клемм для дополнительного дифференциального усилителя и, как показано, соединены с коллекторными электродами соответствующих транзисторов 1 и 2. Таким образом, коллекторные электроды транзисторов, образующих дифференциальный усилитель А, можно рассматривать как выходные клеммы этого дифференциального усилителя. In the example shown in FIG. 2, the output circuit B connected to the differential amplifier A is a further differential amplifier formed of differentially-connected transistors 3 and 4 whose common-connected emitters are coupled to the reference potential by a current source 8. The base electrodes of the transistors 3 and 4 serve as a pair of input terminals to the further differential amplifier and, as shown, are coupled to the collector electrodes of the respective transistors 1 and 2. Thus, the collector electrodes of the transistors forming the differential amplifier A can be thought of as the output terminals of this differential amplifier. Соединённые вместе электроды коллектора и базы транзисторов 1 и 3 через резистор R1, который можно рассматривать как импеданс нагрузки для одного каскада дифференциального усилителя А, соединены с соединением, определяемым последовательными резисторами 10 и 11. Резисторы 10 и 11 подключены как делитель напряжения к клемме 9, на которую подается рабочий потенциал +Vcc. Следовательно, соединение, определяемое резисторами 10 и 11, служит выходным выводом делителя напряжения, который также через резистор R2 соединен с общими электродами базы и коллектора транзисторов 4 и 2. Резистор R2 можно рассматривать как импеданс нагрузки другого каскада дифференциального усилителя А. В проиллюстрированном варианте значение сопротивления резистора R1 выбирается таким, чтобы оно было больше, чем значение сопротивления резистора R2, и, как числовое значение Например, резистор R1 может быть в два раза больше, чем резистор R2. The common-connected collector and base electrodes of the transistors 1 and 3 are coupled through a resistor R1, which may be considered as a load impedance for one stage of the differential amplifier A, to a junction defined by series resistors 10 and 11. The resistors 10 and 11 are connected as a voltage divider to a terminal 9 which is adapted to be supplied with an operating potential +Vcc. Hence, the junction defined by the resistors 10 and 11 serves as the voltage divider output terminal which also is coupled through a resistor R2 to the common-connected base and collector electrodes of the transistors 4 and 2. The resistor R2 may be considered as the load impedance of the other stage of the differential amplifier A. In the illustrated embodiment, the resistance value of the resistor R1 is selected to be greater than the resistance value of the resistor R2 and, as a numerical example, the resistor R1 may be twice as great as the resistor R2. Коллекторный электрод транзистора 4 подключен непосредственно к источнику рабочего потенциала, подаваемого на клемму 9, а коллекторный электрод транзистора 3 подключен к дифференциальному усилителю С. В частности, дифференциальный усилитель С образован дифференциально-соединенными транзисторы 5 и 6 с общими эмиттерами. Общее соединение этих эмиттеров соединено с коллекторным электродом транзистора 3. Транзисторы 5 и 6 приспособлены для приема входного сигнала, дифференциально подаваемого на них с входного вывода SR. Потенциалы смещения прикладывают к базовым электродам транзисторов 5 и 6 от источника напряжения смещения, который, например, представлен как источник Е2. Понятно, что источник смещения E2 может содержать любую обычную цепь смещения для подачи подходящих потенциалов смещения на транзисторы. The collector electrode of the transistor 4 is connected directly to the source of operating potential applied to the terminal 9 and the collector electrode of the transistor 3 is connected to the differential amplifier C. More particularly, the differential amplifier C is formed of differentially-connected transistors 5 and 6 having common-connected emitters. The common connection of these emitters is coupled to the collector electrode of the transistor 3. The transistors 5 and 6 are adapted to receive an input signal differentially applied thereto from an input terminal SR. Bias potentials are applied to the base electrodes of the transistors 5 and 6 by a bias voltage source which, for example, is represented as the source E2. It is appreciated that the bias source E2 may comprise any conventional bias network for supplying suitable bias potentials to the transistors. Коллекторный электрод транзистора 6 подключен непосредственно к источнику рабочего потенциала, подаваемого на вывод 9. Коллекторный электрод транзистора 5 подключен через преобразовательную цепь 14 к выводу 9. Схема преобразования состоит из резистора 12, соединенного параллельно с конденсатором 13, и, как будет описано ниже, служит для преобразования длительности времени в уровень сигнала. Понятно, что схема 14 может содержать интегрирующую схему и т.п. The collector electrode of the transistor 6 is connected directly to the source of operating potential applied to the terminal 9. The collector electrode of the transistor 5 is connected through a converting circuit 14 to the terminal 9. The converting circuit is formed of a resistor 12 connected in parallel with a capacitor 13 and, as will soon be described, serves to convert a time duration to a signal level. As is appreciated, the circuit 14 may comprise an integrating circuit, or the like. Теперь будет объяснена работа схемы фазового детектора, описанная до сих пор. В качестве примера его применения работа схемы будет объяснена на примере цветного телевизионного приемника, в котором фаза принятого пакетного сигнала сравнивается с фазой локально генерируемого опорного сигнала. Специалистам в области цветного телевидения понятно, что во время цветовой демодуляции фаза пакетного сигнала используется для управления фазой опорного сигнала, чтобы можно было создать цветовую поднесущую и использовать ее для демодуляции принятого сигнала цветности. Соответственно, для целей этого пояснения на входной контакт SB подается принятый пакетный сигнал, а на входной контакт SR подается локально сгенерированный опорный сигнал. Следует понимать, что пакетный сигнал состоит из множества циклов цветовой поднесущей, которые передаются в течение частей интервала горизонтального синхронизирующего импульса. Таким образом, пакетный сигнал принимается в течение периодических или прерывистых интервалов времени. The operation of the phase detector circuit, thus far described, now will be explained. As an example of its application, the circuit operation will be explained in the environment of a color television receiver wherein the phase of a received burst signal is compared to the phase of a locally-generated reference signal. Those of ordinary skill in the color television art will recognize that, during color demodulation, the phase of the burst signal is used to control the phase of the reference signal so that the color subcarrier can be produced and used to demodulate the received chrominance signal. Accordingly, for the purpose of this explanation, the input terminal SB is supplied with the received burst signal and the input terminal SR is supplied with the locally-generated reference signal. It should be appreciated that the burst signal is comprised of plural cycles of the color subcarrier which are transmitted during portions of the horizontal synchronizing pulse interval. Thus, the burst signal is received during periodic, or intermittent, time intervals. Другими словами, пакетный сигнал состоит из периодических импульсов цветовой поднесущей. Stated otherwise, the burst signal is comprised of periodic pulses of the color subcarrier. Пусть первоначально предполагается, что на входной контакт SB не подается пакетный сигнал. Это можно считать состоянием покоя. Соответственно, источник напряжения смещения Е1 подает равные потенциалы смещения на базовые электроды транзисторов 1 и 2. Следовательно, эти транзисторы становятся проводящими, так что ток течет по их цепям коллектор-эмиттер и через источник 7 тока. Поскольку к нему приложены одинаковые потенциалы смещения, в состоянии покоя через транзисторы, составляющие дифференциальный усилитель А, протекают равные коллекторные токи. на резисторе R1 больше, чем падение напряжения на резисторе R2. Когда напряжение на резисторе R1 вычитается из выходного напряжения схемы делителя напряжения, образованной резисторами 10 и 11, а когда напряжение на резисторе R2 вычитается из выходного напряжения схемы делителя, видно, что базовое напряжение приложенное к транзистору 3 меньше базового напряжения, приложенного к транзистору 4. Let it initially be assumed that the input terminal SB is not supplied with a burst signal. This may be considered the quiescent condition. Accordingly, the bias voltage source E1 supplies equal bias potentials to the base electrodes of the transistors 1 and 2. Consequently, these transistors are rendered conductive so that current flows through the collector-emitter circuits thereof and through the current source 7. Since equal bias potentials are applied thereto, during the quiescent condition, equal collector currents flow through the transistors comprising the differential amplifier A. However, since the resistor R1 has been assumed to be greater than the resistor R2, it is recognized that the voltage drop across the resistor R1 is greater than the voltage drop across the resistor R2. When the voltage across the resistor R1 is subtracted from the output voltage of the voltage divider circuit formed of the resistors 10 and 11, and when the voltage across the resistor R2 is subtracted from the divider circuit output voltage, it is seen that the base voltage applied to the transistor 3 is less than the base voltage applied to the transistor 4. Следовательно, транзистор 3 становится непроводящим, в то время как транзистор 4 проводит. Hence, the transistor 3 is rendered non-conductive while the transistor 4 conducts. Понятно, что транзистор 3 можно рассматривать как источник тока для дифференциального усилителя С. Соответственно, если транзистор 3 непроводящий, ток не может протекать к нему и, соответственно, ток дифференциального усилителя не может протекать через дифференциальный усилитель С. Таким образом, когда транзистор 3 является непроводящим, транзисторы 5 и 6 также являются непроводящими, независимо от потенциалов смещения и входных сигналов, которые могут быть приложены к ним. Поскольку через транзистор 5 не протекает ток, на его коллекторный электрод по существу подается рабочий потенциал +Vcc. Этот электрод соответствует выходной клемме схемы детектора, и поэтому на него подается напряжение, имеющее амплитуду +Vcc, в состоянии покоя, когда на входную клемму SB не подается пакетный сигнал. It is recognized that the transistor 3 may be considered as a current source for the differential amplifier C. Accordingly, if the transistor 3 is non-conductive, current cannot flow thereto and, correspondingly, a differential amplifier current cannot flow through the differential amplifier C. Thus, when the transistor 3 is non-conductive, the transistors 5 and 6 also are non-conductive, regardless of the bias potentials and input signals which may be applied thereto. Since no current flows through the transistor 5, the collector electrode thereof is provided with, essentially, the operating potential +Vcc. This electrode corresponds to the detector circuit output terminal and, therefore, a voltage having an amplitude +Vcc is provided thereat during the quiescent state when no burst signal is applied to the input terminal SB. Теперь предположим, что входной пакетный сигнал подается на входную клемму SB таким образом, чтобы он по-разному подавался на транзисторы 1 и 2. Во время положительного полупериода пакетного сигнала, например, когда пакетный сигнал имеет положительную полярность, транзистор 1 пропускает через себя ток I1. Этот ток увеличивается по мере того, как транзистор становится более проводящим в ответ на импульсный сигнал. В то же время из-за дифференциальной работы проводимость транзистора 2 уменьшается, так что ток I2 через него соответственно уменьшается. Понятно, что напряжение коллектора транзистора 2, таким образом, увеличивается, в то время как напряжение коллектора транзистора 1 уменьшается. Следовательно, транзистор 3 остается непроводящим, в то время как транзистор 4 остается в своем проводящем состоянии. Let is now be assumed that an input burst signal is applied to the input terminal SB so as to be differentially applied to the transistors 1 and 2. During the positive half cycle of the burst signal, e.g., when the burst signal is of positive polarity, the transistor 1 conducts the current I1 therethrough. This current increases as the transistor becomes more conductive in response to the burst signal. At the same time, because of differential operation, the conductivity of the transistor 2 decreases so that the current I2 therethrough correspondingly decreases. It is appreciated that the collector voltage of the transistor 2 thus increases while the collector voltage of the transistor 1 decreases. Consequently, the transistor 3 remains non-conductive while the transistor 4 remains in its conductive state. Теперь, во время отрицательного полупериода пакетного сигнала, например, отрицательной полярности пакетного сигнала, видно, что ток I1 через транзистор 1 уменьшается, а ток I2 через транзистор 2 увеличивается. Поскольку транзистор 1 становится менее проводящим, его коллекторное напряжение увеличивается, в то время как коллекторное напряжение транзистора 2 соответственно уменьшается, тем самым делая транзистор 3 проводящим, а транзистор 4 непроводящим. Следовательно, видно, что транзистор 3, который действует как источник тока для дифференциального усилителя С, позволяет току дифференциального усилителя протекать через дифференциальный усилитель С. Другими словами, когда транзистор 3 проводит, дифференциальный усилитель С приводится в действие. . Now, during the negative half cycle of the burst signal, e.g., the negative polarity of the burst signal, the current I1 through the transistor 1 is seen to decrease while the current I2 through the transistor 2 increases. As the transistor 1 is made less conductive, its collector voltage increases while the collector voltage of the transistor 2 correspondingly decreases to thereby render the transistor 3 conductive and the transistor 4 non-conductive. Therefore, it is seen that the transistor 3, which acts as a current source for the differential amplifier C, permits a differential amplifier current to flow through the differential amplifier C. Stated otherwise, when the transistor 3 conducts, the differential amplifier C is actuated. Когда дифференциальный усилитель C приводится в действие, опорный сигнал, подаваемый на входной контакт SR, заставляет транзисторы 5 и 6 менять свою соответствующую проводимость в соответствии с положительным и отрицательным полупериодами опорного сигнала. То есть опорный сигнал дифференциально подается на дифференциальный усилитель C, так что в течение положительного полупериода опорного сигнала транзистор 5 становится проводящим и, наоборот, во время отрицательного полупериода опорного сигнала транзистор 6 делается проводящим. Точно так же во время отрицательного полупериода опорного сигнала транзистор 5 становится непроводящим. When the differential amplifier C is actuated, the reference signal applied to the input terminal SR causes the transistors 5 and 6 to alternate their respective conduction in correspondence with the positive and negative half cycles of the reference signal. That is, the reference signal is applied differentially to the differential amplifier C so that, during the positive half cycle of the reference signal, the transistor 5 is rendered conductive and, conversely, during the negative half cycle of the reference signal, the transistor 6 is rendered conductive. Similarly, during the negative half cycle of the reference signal, the transistor 5 is rendered non-conductive. Таким образом, видно, что когда пакетный сигнал находится в отрицательном полупериоде, включается дифференциальный усилитель С. После срабатывания, если опорный сигнал находится в отрицательном полупериоде, транзистор 5 становится непроводящим; но если опорный сигнал находится в положительном полупериоде, транзистор 5 открыт. Иными словами, когда и пакетный, и опорный сигналы находятся в соответствующих отрицательных полупериодах, т. е. когда они совпадают по фазе, через транзистор 5 не протекает ток, и на выходной клемме фазового детектора создается амплитуда выходного напряжения +Vcc. Однако, если в то время как пакетный сигнал находится в своем отрицательном полупериоде, опорный сигнал теперь демонстрирует свой положительный полупериод, транзистор 5 является проводящим, чтобы, таким образом, уменьшить напряжение на его коллекторном электроде. Соответственно, когда пакетный и опорный сигналы не совпадают по фазе, амплитуда напряжения на выходе фазового детектора уменьшается. Понятно, что транзистор 5 остается проводящим в течение максимальной продолжительности, когда импульсный и опорный сигналы сдвинуты по фазе на 180o. Thus, it is seen that when the burst signal is in its negative half cycle the differential amplifier C is actuated. Once actuated, if the reference signal is in its negative half cycle, the transistor 5 is non-conductive; but if the reference signal is in its positive half cycle, the transistor 5 conducts. Stated otherwise, when both the burst and reference signals are in their respective negative half cycles, i.e., when they are in phase, no current flows through the transistor 5 and an output voltage amplitude +Vcc is produced at the phase detector output terminal. However, if, while the burst signal is in its negative half cycle, the reference signal now exhibits its positive half cycle, the transistor 5 is conductive to thus decrease the voltage at its collector electrode. Accordingly, when the burst and reference signals are out-of-phase, the voltage amplitude at the phase detector output terminal is reduced. It is appreciated that the transistor 5 is conductive for a maximum duration when the burst and reference signals are 180 DEG out-of-phase. Соответственно понятно, что, поскольку разность фаз между пакетным и опорным сигналами изменяется от 0° до 180°, временной интервал, в течение которого транзистор 5 находится в проводящем состоянии, изменяется от нуля до полного полупериода опорного сигнала. Accordingly, it is appreciated that, as the phase difference between the burst and reference signals varies from 0 DEG to 180 DEG , the time interval during which the transistor 5 is conductive varies from zero to a full half cycle of the reference signal. Из вышеизложенного понятно, что коллекторное напряжение транзистора 5 является, по существу, зависимым от времени выходным сигналом, который, например, представляет собой сигнал с широтно-импульсной модуляцией, ширина импульса которого является функцией разности фаз между соответствующими входные сигналы. Схема 14 имеет подходящую постоянную времени для преобразования этого сигнала с широтно-импульсной модуляцией в амплитуду напряжения, которая прямо пропорциональна ширине импульса. Таким образом, выходной сигнал схемы 14 изменяется от максимального +Vcc, когда транзистор 5 непроводящий, т. е. когда пакетный сигнал находится в фазе с опорным сигналом, до минимального +Vcc -2e, когда транзистор 5 является проводящим. для полного полупериода, т. е. когда пакетный сигнал не совпадает по фазе с опорным сигналом на 180 градусов. Для разности фаз 90o выходной сигнал схемы 14 по существу равен +Vcc -e. Графическое представление выходного сигнала этого фазового детектора показано на фиг. 3. Поскольку выход фазового детектора равен +Vcc, когда на дифференциальный усилитель A не подается пакетный сигнал, легко понять, что чувствительность этой схемы фазового детектора в два раза выше, чем чувствительность фазового детектора, связанного с усилителем. ИНЖИР. 1 характеристики. From the foregoing, it is appreciated that the collector voltage of the transistor 5 is, essentially, a time-related output which, for example, is a pulse width modulated signal having a pulse width which is a function of the phase differential between the respective input signals. The circuit 14 has a suitable time constant to convert this pulse width modulated signal to a voltage amplitude which is directly proportional to the pulse width. Thus, the output of the circuit 14 varies from a maximum +Vcc when the transistor 5 is non-conductive, i.e., when the burst signal is in phase with the reference signal, to a minimum +Vcc -2e when the transistor 5 is conductive for a full half cycle, i.e., when the burst signal is 180 DEG out-of-phase with the reference signal. For a phase difference of 90 DEG , the output of the circuit 14 is substantially equal to +Vcc -e. A grapical representation of the output of this phase detector is shown in FIG. 3. Since the output of the phase detector is equal to +Vcc when no burst signal is applied to the differential amplifier A, it is readily apparent that the sensitivity of this phase detector circuit is twice as great as the sensitivity of the phase detector associated with the FIG. 1 characteristics. Схема фазового детектора, показанная на фиг. 2 демонстрирует благоприятные характеристики подавления шума. Даже если на принятый пакетный сигнал накладывается шум, на выходе фазового детектора такого шума не будет. Это свя