новая папка / 4006314

4006314-Desc-ru var ctx = "/emtp"; The translation is almost like a human translation. The translation is understandable and actionable, with all critical information accurately transferred. Most parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable, with most critical information accurately transferred. Some parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable to some extent, with some critical information accurately transferred. The translation is not entirely understandable and actionable, with some critical information accurately transferred, but with significant stylistic or grammatical errors. The translation is absolutely not comprehensible or little information is accurately transferred. Please first refresh the page with "CTRL-F5". (Click on the translated text to submit corrections)

Patent Translate Powered by EPO and Google

French

German

  Albanian

Bulgarian

Croatian

Czech

Danish

Dutch

Estonian

Finnish

Greek

Hungarian

Icelandic

Italian

Latvian

Lithuanian

Macedonian

Norwegian

Polish

Portuguese

Romanian

Serbian

Slovak

Slovene

Spanish

Swedish

Turkish

  Chinese

Japanese

Korean

Russian

      PDF (only translation) PDF (original and translation)

Please help us to improve the translation quality. Your opinion on this translation: Human translation

Very good

Good

Acceptable

Rather bad

Very bad

Your reason for this translation: Overall information

Patent search

Patent examination

FAQ Help Legal notice Contact УведомлениеЭтот перевод сделан компьютером. Невозможно гарантировать, что он является ясным, точным, полным, верным или отвечает конкретным целям. Важные решения, такие как относящиеся к коммерции или финансовые решения, не должны основываться на продукте машинного перевода.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ US4006314A[]

ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ BACKGROUND OF THE INVENTION Изобретение относится к синхронизации цифровых сигналов и, в частности, к повторной синхронизации импульсно-кодированных сигналов на интерфейсе между двумя цифровыми системами, которые работают в соответствии с отдельными временными базами, которые не синхронизированы друг с другом. This invention relates to synchronization of digital signals and, more particularly, to the resynchronization of pulse coded signals at an interface between two digital systems that operate according to separate time bases which are not synchronized to each other. Операции с цифровыми сигналами, независимо от того, выполняются ли они в системе передачи цифровых сигналов, в кодере, декодере или каком-либо устройстве обработки сигналов, требуют определенного типа заранее определенной временной базы, которая периодически выдает временную информацию или сигналы, на которых основаны систематические функции для обеспечения упорядоченной работы. операции. Операции с синхронизирующими сигналами или синхронизация обеспечиваются использованием всех или выбираемых сигналов из сигнала временной развертки, создаваемого локальным генератором или локальными часами. Хотя такие генераторы предназначены для получения стабильного сигнала временной развертки с заданной постоянной частотой, все генераторы подвержены конечной неточности частоты в дополнение к некоторой величине изменяющегося во времени дрейфа частоты. Соответственно, два генератора одинаковой конструкции с одинаковыми характеристиками, скорее всего, будут генерировать сигналы, немного отличающиеся по частоте и имеющие разность частот, изменяющуюся во времени. Digital signal operations, whether they are in a digital signal transmission system, a coder, a decoder or some kind of signal processing arrangement, require some type of predetermined time base that periodically produces timing information or signals upon which systematic functions are based to provide orderly operations. Timing signal operations or synchronization is provided by using all or selectable signals from a time base signal produced by a local oscillator or local clock. Although such oscillators are designed to produce a stable time base signal of a predetermined constant frequency, all oscillators are subject to a finite inaccuracy in frequency in addition to some value of time-varying frequency drift. Accordingly, two identically designed oscillators with the same specifications will most likely produce signals that are slightly different in frequency and have a time-varying frequency difference. Когда множество цифровых систем соединены вместе для связи друг с другом, совместная работа требует полной синхронности системных функций. Чтобы обеспечить совместимую работу, гетеродины цифровых систем обычно синхронизируются или синхронизируются по фазе, чтобы предотвратить изменяющийся во времени дрейф частоты между различными гетеродинами. Если дрейф частоты не устранен, данные могут быть потеряны или обработаны ошибочно. When a plurality of digital systems are connected together to communicate with one another, compatible operation requires overall synchronism of systematic functions. To provide compatible operation, the local oscillators of digital systems are generally synchronized or phase locked together to prevent the time-varying frequency drift among the various local oscillators. If the frequency drift is not eliminated, data may be lost or erroneously processed. Когда различные части общей системы цифровой связи рассредоточены для обслуживания географической области, надежная синхронизация гетеродинов в разных местах системы может потребовать дополнительных каналов связи с главными часами, что увеличивает стоимость этих систем. По мере того, как расстояния увеличиваются для охвата больших площадей, различия во времени задержки распространения различных путей прохождения сигнала, включая те, которые используются для целей синхронизации, достаточны для возникновения проблем с синхронизацией. Кроме того, отказ главных часов или любого из каналов связи, используемых для синхронизации, является дополнительным источником отказа системы. When various portions of an overall digital communication system are spread out to serve a geographic area, reliable synchronization of local oscillators at different locations in the system may require additional communication links to a master clock which increases the cost of these systems. As the distances are increased to cover larger areas, differences in propagation delay times of various signal paths including those used for synchronization purposes are sufficient to produce synchronization problems. Furthermore, failure of the master clock or any of the communication links used for synchronization are additional sources of system failure. Одно обычное решение обеспечения интерфейса между независимо синхронизированными цифровыми системами состоит в преобразовании цифровой информации одной системы в аналоговую, а затем обратном преобразовании аналогового сигнала в цифровой сигнал, синхронизированный в соответствии с временной базой другой системы. Другой метод заключается в преобразовании сигнала с импульсно-кодовой модуляцией (ИКМ) в сигнал с дельта-модуляцией, а затем обратном преобразовании в сигнал ИКМ в соответствии со второй временной базой. Обе схемы используют преобразование сигнала, что нежелательно с точки зрения оборудования, необходимого для осуществления преобразования, и аппроксимации амплитуды, присущих методам преобразования сигнала, которые ухудшают качество информационного содержания сигнала, подвергаемого преобразованию. Еще одним недостатком последнего метода является то, что если цифровые сигналы двух систем не кодируются с использованием одной и той же частоты дискретизации, она обеспечивает изменение скорости путем простого повторения или удаления цифровых сигналов, что также ухудшает качество информации. One conventional solution of providing an interface between independently synchronized digital systems is to convert the digital information of one system to analog and then reconvert the analog signal back to a digital signal that is retimed according to the time base of another system. Another technique is to convert the pulse code modulated (PCM) signal to a delta modulated signal and then reconvert back to a PCM signal in accordance with a second time base. Both arrangements utilize signal conversion which is undesirable in terms of the equipment needed to implement the conversion and amplitude approximations inherent to signal conversion techniques which degrade the quality of the information content of the signal undergoing conversion. A further drawback of the latter technique is that if the digital signals of the two systems are not encoded using the same sampling rate, it provides the rate change by simply repeating or deleting digital signals which also degrades the quality of information. Целью настоящего изобретения является создание гибкого интерфейса между взаимодействующими, но автономно синхронизированными цифровыми системами, использующими минимальное количество преобразований сигналов, которые автоматически компенсируют разность частот и дрейф, вызванные либо временным, либо постоянным отсутствием синхронизации, тем самым улучшая общую производительность системы. и надежность. It is an object of the present invention to provide a flexible interface between cooperating but autonomously synchronized digital systems using a minimum amount of signal conversions that automatically compensates for frequency difference and drift caused by either the temporary or permanent absence of synchronization thereby improving overall system performance and reliability. СУЩНОСТЬ ИЗОБРЕТЕНИЯ SUMMARY OF THE INVENTION Изобретение в его различных аспектах преодолевает ограничения интерфейсов предшествующего уровня техники. В широком смысле, изобретение обеспечивает полностью цифровую среду передачи сигналов с присущей гибкостью, чтобы приспосабливаться к небольшому, обычно присутствующему, но изменяющемуся дрейфу частоты в скорости передачи сигналов между двумя цифровыми системами. В некоторых из своих более конкретных аспектов изобретение обеспечивает изменение частоты дискретизации цифровых сигналов путем адаптации значения кодированных выборок, исходящих из среды, в ответ на изменения в реальном времени относительной временной последовательности при появлении кодированных выборок две цифровые системы связаны через среду. The invention in its various aspects overcomes the limitations of prior art interfaces. Broadly, the invention provides an all digital signal coupling medium with inherent flexibility to accommodate a small, commonly present, but varying, frequency drift in the signaling rate between the two digital systems. In some of its more specific aspects, the invention provides a change in sampling rate of digital signals by adapting the value of the encoded samples outgoing from the medium in response to real time changes in the relative timing sequence in the occurrence of the encoded samples of the two digital systems coupled through the medium. В своих более широких аспектах изобретение принимает форму гибкого интерфейса между двумя взаимодействующими цифровыми системами, автономно синхронизированными с отдельными временными базами, независимыми друг от друга по частоте и фазе. Системы взаимодействуют с использованием кодовых групп цифровых сигналов. Интерфейс включает в себя память, в которой хранятся кодовые группы, полученные из кодовых групп первой из двух цифровых систем. Содержимое памяти извлекается оттуда для создания кодовых групп для второй из двух цифровых систем со второй скоростью, синхронизированной в соответствии с временной базой второй системы. Появление групп кодов для второй цифровой системы измеряется с помощью временной схемы относительно появления групп кодов, созданных первой цифровой системой. Умножитель в схеме с памятью имеет переменный коэффициент усиления, регулируемый в соответствии с временной схемой. Умножитель выдает выходной сигнал, указывающий произведение квантованной амплитуды, указанной по меньшей мере одной кодовой группой из первой системы, и усиления в ней. In its broader aspects, the invention takes the form of an elastic interface between two communicating digital systems autonomously synchronized to individual time bases independent of each other in frequency and phase. The systems communicate using code groups of digital signals. The interface includes a memory which stores code groups derived from the code groups of the first of the two digital systems. The contents of the memory are obtained therefrom to produce code groups for the second of the two digital systems at a second rate synchronized in accordance with the time base of the second system. The occurrence of the code groups for the second digital system is measured by a timing arrangement with respect to the occurrence of the code groups produced by the first digital system. A multiplier in circuit with the memory has variable gain controlled in accordance with the timing arrangement. The multiplier produces an output indicative of the product of the quantized amplitude indicated by at least one code group from the first system and the gain therein. Сумматор объединяет выходные данные умножителя с выбранными группами кодов, полученными из памяти, для получения групп кодов для второй системы, где каждая группа кодов является производной по меньшей мере от одной группы кодов из первой системы. Выходной сигнал интерфейса синхронизируется в соответствии со второй временной базой для подачи интерполированного сигнала, совместимого со второй цифровой системой. В соответствии с фундаментальным аспектом изобретения гибкость изменения коэффициента усиления множителя в ответ на различия во времени появления кодовых групп из двух систем учитывает различия в частоте и фазе между двумя временными базами посредством сохранение, по существу, такого же информационного содержания в интерполированном сигнале, как указанное в цифровом сигнале из первой системы. An adder combines the output of the multiplier with the selected code groups obtained from the memory to produce code groups for the second system wherein each code group is derived from at least one code group from the first system. The output signal of the interface is synchronized in accordance with the second time base to supply an interpolated signal compatible with the second digital system. In accordance with a fundamental aspect of the invention, the flexibility of changing the gain of the multiplier in response to differences in the time of the occurrence of the code groups from the two systems accommodates for differences in frequency and phase between the two time bases by preserving substantially the same information content in the interpolated signal as that indicated by the digital signal from the first system. В некоторых из своих более специфических аспектов устройство синхронизации связано с множителем транслятором, который имеет заранее заданную характеристику. В одном варианте осуществления изобретения передаточная характеристика соответствует участку кривой приподнятого косинуса. Во втором варианте осуществления изобретения передаточная характеристика соответствует части кривой, полученной полиномом третьего порядка. Память в каждом варианте осуществления имеет структуру, в которой каждая ячейка хранит кодовую группу. Память в каждом варианте осуществления также работает как обменник временных интервалов, считывая группы кодов с последовательностью адресов, отличной от последовательности адресов, используемой при применении групп кодов к памяти. Различные последовательности адресов применяются к вычитателю, чьи выходные данные применяются к транслятору. Емкость памяти в каждом из этих вариантов осуществления различна. Кроме того, память второго варианта осуществления адаптирована для работы в качестве накопителя. In some of its more specific aspects, the timing arrangement is connected to the multiplier by a translator which has a predetermined characteristic. In one embodiment of the invention, the transfer characteristic corresponds to a portion of a raised cosine curve. In the second embodiment of the invention, the transfer characteristic corresponds to a portion of the curve produced by a third order polynomial. The memory in each embodiment has a structure wherein each location stores a code group. The memory in each embodiment also operates as a time-slot interchanger by reading the code groups out with an address sequence different from the address sequence used as the code groups are applied to the memory. The different address sequences are applied to a subtractor whose output is applied to the translator. The memory capacity in each of these embodiments is different. In addition, the memory of the second embodiment is adapted to operate as an accumulator. КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖА BRIEF DESCRIPTION OF THE DRAWING Более полное понимание изобретения и его различных признаков, дополнительных целей и преимуществ может быть легче оценено и лучше понято при обращении к следующему подробному описанию в сочетании с чертежами, на которых: A more complete understanding of the invention and the various features, additional objects, and advantages thereof may be more readily appreciated and better understood by reference to the following detailed description in conjunction with the drawing in which: ИНЖИР. 1 представляет собой схему части телефонной системы; FIG. 1 is a diagram of a portion of a telephone system; ФИГ. 2А и 2В, при расположении рядом, как показано на ФИГ. 3 показана блок-схема устройства, выполненного в соответствии с изобретением; FIGS. 2A and 2B, when juxtapositioned as shown in FIG. 3, illustrate a block diagram of apparatus arranged in accordance with the invention; ФИГ. 4 и 5 служат для пояснения работы устройства по фиг. 2А; а также FIGS. 4 and 5 serve to explain the operation of the apparatus arranged according to FIG. 2A; and ФИГ. 6, 7 и 8 изображают различные аспекты работы устройства, показанного на фиг. 2Б. FIGS. 6, 7 and 8 depict different aspects in the operation of the apparatus shown in FIG. 2B. ПОДРОБНОЕ ОПИСАНИЕ DETAILED DESCRIPTION ИНЖИР. 1 представлена упрощенная часть телефонной системы, иллюстрирующая одно предпочтительное применение настоящего изобретения. Следует также отметить, что показано только устройство, относящееся к применению и описанию изобретения, и что другие устройства, обычно входящие в состав части телефонной системы на фиг. 1 намеренно опущены для ясности. На фиг. 1, местная центральная телефонная станция 11 обслуживает местных абонентов 12, используя коммутационную сеть 13 с временным мультиплексированием (TDM) для установления соединений между абонентами под общим управлением и синхронизацией 14. Сеть 13 и общее управление 14 просто обозначены на фиг. 1 в виде пустых блоков, которые включают в себя множество обычных системных функций, не имеющих прямого отношения к настоящему изобретению. Детали сети 13 и общего управления 14 считаются хорошо известными, не являются частью настоящего изобретения и далее упоминаются лишь кратко. Пример типичной сети коммутации с временным разделением, управляемой общим процессором управления и синхронизацией, раскрыт в патенте США No. № 3736381, выданный Джонсону и др. 29 мая 1973 г. FIG. 1 represents a simplified portion of a telephone system that illustrates one advantageous application of the present invention. It should also be pointed out that only apparatus relevant to the application and description of the invention is shown and that other apparatus normally included in the portion of the telephone system of FIG. 1 are intentionally omitted for the sake of clarity. In FIG. 1, a local central telephone office 11 serves local subscribers 12 utilizing a time division multiplexed (TDM) switching network 13 to establish connections between the subscribers under the direction of common control and timing 14. Network 13 and common control 14 are simply indicated in FIG. 1 as blank blocks which include many conventional system functions of no direct concern to the present invention. Details of network 13 and common control 14 are considered to be well known, are not part of this invention, and are hereinafter mentioned only briefly. An example of a typical time division switching network operated by a common control processor and timing is disclosed in U.S. Pat. No. 3,736,381, issued to Johnson et al on May 29, 1973. Такая коммутационная сеть классифицируется как форма сети «хранилище-переключатель-хранилище-переключатель-хранилище». Сеть 13 обслуживает множество местных абонентов 12 и осуществляет связь через пару цифровых соединительных линий 18 с удаленным офисом 17. Удаленный офис 17, например, может быть телефонным офисом электромеханического типа, в котором цифровые сигналы от магистрали 18 перед переключением преобразуются в аналоговые сигналы для обеспечения связи с соответствующими местными абонентами этого офиса. Поскольку удаленный офис 17 представляет собой телефонный офис обычного типа, соединительные линии, такие как магистрали 18, которые связывают центральный офис 11 и удаленный офис 17, могут быть удобно синхронизированы с операциями сети 13 и общего управления 14. Соответственно, цифровые соединительные линии не создают проблем с синхронизацией для центрального офиса 11. Such a switching network is classified as a store-switch-store-switch-store form of network. Network 13 services a plurality of local subscribers 12 and communicates via a pair of digital trunks 18 with distant office 17. Distant office 17, for example, may be an electromechanical type telephone office wherein the digital signals from trunk 18 are converted to analog signals before being switched to provide connections to the associated local subscribers of that office. Since distant office 17 is a conventional type of telephone office, trunks such as those represented by trunk 18 which communicate between central office 11 and distant office 17 may be conveniently synchronized to the operations of network 13 and common control 14. Accordingly, digital trunks do not present any synchronization problems for central office 11. Также показано на фиг. 1 представляет собой офис 21 удаленной электронной коммутационной системы (ESS), который является телефонным офисом TDM, включающим свои собственные общие средства управления и синхронизации. Связь между удаленным офисом 21 и центральным офисом 11 имеет множество пар соединительных линий 22. Магистральные линии 22 синхронизированы с операциями, выполняемыми в офисе 21, поэтому должны быть предприняты соответствующие действия для обеспечения совместимости работы соединительных линий 22 с сетью 13. Следует понимать, что использование настоящего изобретения в каждом из множества интерфейсов 23 синхронизации, соединяющих соединительные линии 22 с сетью 13, представляет собой только одно из многих возможных приложений для реализации преимуществ настоящего изобретения. Also shown in FIG. 1 is a distant electronic switching system (ESS) office 21 which is a TDM telephone office including its own common control and timing facilities. Communicating between distant office 21 and central office 11 are a plurality of pairs of trunks 22. Trunks 22 are synchronized to the operations performed within office 21 and therefore appropriate action must be taken to insure that the operation of trunks 22 is compatible with network 13. Utilization of the present invention within each of a plurality of synchronization interfaces 23 coupling trunks 22 to network 13 should be understood to represent only one of many possible applications for realizing the advantages of the present invention. Чтобы оценить операции, выполняемые в пределах ряда интерфейсов синхронизации 23, необходимо рассмотреть характеристики цифровых сигналов в обоих каналах 22 и сети 13. Каждая пара соединительных линий 22 может рассматриваться как отдельная цифровая система передачи с несущей T, такая как система передачи с несущей T1 телефонной системы Bell, которая работает со скоростью 1,544 мегабита в секунду. Цифровые сигналы передаются по соединительным линиям 22 фиксированными блоками, называемыми кадрами. Обычно каждый кадр включает в себя цифровое кодовое слово из каждого из 24 информационных или голосовых каналов. Каждое цифровое слово представляет собой группу из 8 битов в формате нелинейно кодированной или компандированной импульсно-кодовой модуляции (ИКМ) с частотой дискретизации 8 киловыборок в секунду. В конце каждых 192 информационных битов в кадре добавляется последний бит для синхронизации кадров в цифровом битовом потоке. Сеть 13, с другой стороны, предназначена для цифровых сигналов, производимых с более высокой частотой дискретизации 32 киловыборки в секунду. In order to appreciate the operations performed within the number of synchronization interfaces 23, it is necessary to consider the characteristics of the digital signals in both trunks 22 and network 13. Each pair of trunks 22 may be considered a separate T carrier type digital transmission system, such as the T1 Carrier Transmission System of the Bell Telephone System, which operates at the rate of 1.544 megabits per second. The digital signals are transmitted over trunks 22 in fixed blocks called frames. Normally each frame includes a digital code word from each of 24 information or voice-band channels. Each digital word is a group of 8 bits in a nonlinearly encoded or companded pulse code modulation (PCM) format at the sampling rate of 8 kilosamples per second. At the end of each 192 information bits in a frame, a final bit is added for framing synchronization purposes in the digital bitstream. Network 13, on the other hand, is designed for digital signals produced by a faster sampling rate of 32 kilosamples per second. В дополнение к ускорению 4:1 есть также принципиальное отличие в формате цифровых сигналов. Каждое цифровое слово в коммутационной сети 13 представляет собой 9-битовое слово, линейно закодированное с использованием дифференциальной ИКМ. Увеличение скорости цифровых сигналов плюс преобразование из нелинейной ИКМ в линейную дифференциальную ИКМ позволяет упростить и существенно сэкономить на аппаратных средствах различных операций фильтрации, которые выполняются в сети 13, при умеренном увеличении стоимости аппаратных средств, связанного с ускорением. Изобретение далее описано в среде мультиплексирования с временным разделением, поскольку в такой среде часто используются каналы импульсно-кодированных сигналов, такие как каналы, представленные соединительными линиями 22. In addition to the 4:1 speedup there is also a basic difference in the format of the digital signals. Each digital word in switching network 13 is a 9 bit word linearly encoded utilizing differential PCM. The speedup of the rate of digital signals plus the conversion from nonlinear PCM to linear differential PCM enables the simplification and substantial saving in the hardware of the various filtering operations that are performed within network 13 at a modest increase in hardware cost associated with the speedup. The invention is hereinafter described in a time division multiplex environment since pulse coded signal channels, such as those represented by trunks 22, are frequently utilized in such an environment. Полная блок-схема интерфейсов 23 синхронизации на фиг. 1 включает устройство, показанное на фиг. 2А и 2В, которые должны быть выровнены, как показано на ФИГ. 3. Поскольку устройство, изображенное на каждой части фиг. 3 работает более или менее независимо, фиг. 2A, который принимает входящий сигнал от соединительной линии 22 и обеспечивает ввод в коммутационную сеть 13, будет описан первым. Офисный ретранслятор 31 является конечным ретранслятором ретранслируемой линии, который регенерирует передаваемый сигнал подобно другим ретрансляторам, последовательно смещенным по длине цифровой линии передачи, просто представленной как одна из магистралей 22 на фиг. 1. Повторитель 31 может, кроме того, изменить формат биполярного сигнала, обычно используемый при цифровой передаче, на соответствующий формат однополярного цифрового сигнала, связанный с логической схемой типа, используемой для реализации устройства по фиг. 2А. Выход офисного повторителя 31 подается через битовый синхронизатор 32 на последовательно-параллельный преобразователь 33. Синхронизатор 32 обеспечивает загрузку преобразователя 33 без потери или повторения битов в каждой кодовой группе. A complete block diagram of synchronization interfaces 23 of FIG. 1 includes the apparatus shown in FIGS. 2A and 2B, which should be aligned as shown in FIG. 3. Since the apparatus depicted in each portion of FIG. 3 operates in a more or less independent fashion, FIG. 2A which receives the incoming signal from trunk 22 and provides an input to switching network 13 will be described first. Office repeater 31 is the final repeater of a repeatered line which regenerates the transmitted signal like other repeaters serially displaced along the length of the digital transmission link simply represented as one of trunks 22 in FIG. 1. Repeater 31 may, in addition, change the bipolar signal format conventionally used in digital transmission into the appropriate unipolar digital signal format associated with the type logic circuitry used to implement the apparatus of FIG. 2A. The output of office repeater 31 is applied via bit synchronizer 32 to serial-to-parallel converter 33. Synchronizer 32 insures that converter 33 is loaded without loss or repetition of bits in each code group. Синхронизатор 32 может быть интегральной схемой, такой как двухимпульсный синхронизатор SN54120 от Texas Instruments, Inc., описанный на страницах 264-268 в Книге данных TTL для инженеров-проектировщиков, авторские права на которую принадлежат той же компании в 1973 году. Преобразователь 33 представляет собой последовательный регистр сдвига, количество ячеек которого соответствует количеству битов в кодовой группе из ствола 22. Преобразователь 33 служит устройством ввода для памяти 34. Выход офисного повторителя 31 также подается на схему 36 восстановления тактового сигнала. Схема 36 восстановления тактового сигнала представляет собой обычную схему, такую как резонансный колебательный контур или контур фазовой автоподстройки частоты, который обеспечивает серию выходных импульсов с частотой импульсов, соответствующей битовой скорости принятого сигнала на магистрали 22. Схема 36 восстановления выходного тактового сигнала подается на счетчик 37, который делит на восемь. Детектор 38 обнаруживает состояние «все 1» или полный счет на выходе счетчика 37 и выдает сигнал разрешения для памяти 34. Во время работы с кадровой синхронизацией вырабатывается разрешающий сигнал для передачи каждой завершенной кодовой группы из преобразователя 33 в память 34. Synchronizer 32 may be an integrated circuit such as the SN54120 Dual Pulse Synchronizer of Texas Instruments, Inc. described at pages 264-268 in the TTL Data Book for Design Engineers, copyrighted by same in 1973. Converter 33 is a serial shift register whose number of cells corresponds to the number of bits in a code group from trunk 22. Converter 33 serves as the input device for memory 34. The output of office repeater 31 is also applied to clock recovery circuit 36. Clock recovery circuit 36 is a conventional arrangement such as a resonant tank circuit or a phase-locked loop that provides a series of output pulses at a pulse rate corresponding to the bit rate of the received signal on trunk 22. The output clock recovery circuit 36 is applied to counter 37 which divides by eight. Detector 38 detects the all 1 state or full count output of counter 37 and produces an enable signal for memory 34. During framing synchronized operation, the enable signal is produced to transfer each completed code group from converter 33 to memory 34. Счетчик 39 получает выход конечного каскада счетчика 37 и делит на 24. В то время как устройство на фиг. 2А синхронизируется, счетчик 39 изменяет счет в соответствии с началом каждой входящей кодовой группы в памяти 34. Соответственно, счетчик 39 служит для определения положения каждой кодовой группы в кадре по мере его приема. Counter 39 receives the output of the final stage of counter 37 and divides by 24. While the apparatus in FIG. 2A is synchronized, counter 39 changes count in coincidence with the beginning of each incoming code group at memory 34. Accordingly, counter 39 serves to identify the location of each code group in the frame as it is being received. Биты кадров, включенные в кадры принятого потока битов из соединительной линии 22, идентифицируются детектором кадров 42. Как только детектор 42 кадров идентифицирует точное местоположение кадров в битовом потоке, он устанавливает счетчики 37 и 39 на ноль, так что счетчик 37 подсчитывает биты в каждом цифровом слове, а счетчик 39 поддерживает счет, указывающий местоположение каждого цифрового слова в потоке битов. структура кадра входящего битового потока для обеспечения синхронизированной работы. Одновременно с разрешающим выходным сигналом детектора 38 счетчик 39 выдает выходной сигнал, соответствующий положению цифрового слова в полученном шаблоне кадрирования на количестве параллельных проводников, представленных шиной 43, для обеспечения адресных сигналов записи в память 34. Автобус 43, как и другие автобусы, изображенные на чертеже, обозначен двухрядным проводником. Шина 43 в данном случае включает пять параллельных проводников. The framing bits included in the frames of the received bitstream from trunk 22 are identified by frame detector 42. Once frame detector 42 identifies the precise location of the frames in the bitstream, it sets counters 37 and 39 to zero so that counter 37 counts the bits within each digital word and counter 39 maintains a count indicative of the location of each digital word within the framing pattern of the incoming bitstream to provide synchronized operation. Concurrent with the enabling output of detector 38, counter 39 produces an output corresponding to the location of the digital word in the received framing pattern on the number of parallel conductors represented by bus 43 to provide the write address signals for memory 34. Bus 43, like other buses used in the drawing, is designated by a double lined conductor. Bus 43, in this case, includes five parallel conductors. Память 34 представляет собой память с произвольным доступом для чтения/записи, которая организована в строки, способные хранить кодовую группу. Память 34 разделена на две части, обозначенные как четная и нечетная части. Каждая из этих частей имеет достаточную емкость для хранения полного кадра цифровых сигналов от соединительной линии 22. Счетчик адресации счетчика 39 указывает расположение строк, а триггер 43 указывает, в какой части памяти должно храниться содержимое преобразователя 33. Первый принятый кадр и последующие нечетные кадры сигналов от магистралей 22 записываются в нечетную часть памяти 34. В четную часть памяти 34 записывается второй кадр поступающих сигналов от магистрали 22, включая последовательные четные кадры. Memory 34 is a read/write random access memory which is organized into lines which have a capacity to store a code group. Memory 34 is divided into two sections designated as even and odd portions. Each of these portions has sufficient capacity to store a complete frame of digital signals from trunk 22. The addressing count of counter 39 indicates the lines location while flip-flop 43 indicates in which portion of the memory the contents of converter 33 are to be stored. The first received frame and successive odd frames of signals from trunks 22 are written into the odd portion of the memory 34. The second frame of incoming signals from trunk 22 including successive even frames are written into the even portion of memory 34. Следует отметить, что первая кодовая группа в каждом кадре соответствует первому информационному каналу до последней кодовой группы в кадре, которая соответствует 24-му информационному каналу. Эта последовательная система нумерации используется для хранения последовательных кодовых групп в последовательных строках памяти 34. Каждая строка имеет одну адресную ячейку и хранит полную кодовую группу. Память 34 в первую очередь служит для предоставления закодированных версий двух последовательных выборок заданного информационного канала для целей интерполяции каждый раз, когда ввод запрашивается в сети 13 посредством общего управления 14. It should be noted that the first code group in each frame corresponds to the first information channel on up to the last code group in the frame which corresponds to the 24th information channel. This successive numbering system is utilized to store successive code groups in sequential lines of memory 34. Each line has one address location and stores a complete code group. Memory 34 primarily serves to provide the encoded versions of two successive samples of a given information channel for interpolation purposes each time an input is called for at network 13 by common control 14. Выходной сигнал последней ступени счетчика 39 подается на триггер 43 четности/нечетности, который служит для индикации того, является ли принимаемая в настоящее время структура кадров нечетной или четной. Выход триггера 43 подается на вычитатель 44 вместе с выходом счетчика 39 и выходом конечного каскада счетчика 37. Выходы счетчика 39 предоставляют информацию адреса записи для каждого цифрового слова в памяти 34. Информация об адресе записи применяется к памяти 34 как сигнал приема адреса записи (WAR) на шине 43. В этот момент следует отметить, что все операции вышеупомянутого устройства на фиг. 2А синхронизируются с поступающим сигналом от магистрали 22, который записывается в память 34. The output of the final stage of counter 39 is applied to even/odd flip-flop 43 which serves to indicate whether the framing pattern currently being received is odd or even. The output of flip-flop 43 is applied to subtractor 44 along with the output of counter 39 and the output of the final stage of counter 37. The outputs of counter 39 provide the write address information for each digital word in memory 34. The write address information is applied to memory 34 as the write address receive (WAR) signal on bus 43. At this point, it should be noted that all of the operations of the aforementioned apparatus in FIG. 2A are synchronized with the incoming signal from trunk 22 that is written into memory 34. Выходной сигнал общего управления и синхронизации 14 применяется для чтения адресной памяти 46. Память 46 обеспечивает два параллельных выхода, обозначенных как прием четного или нечетного адреса чтения (RAER или RAOR), для адресации двух последовательных кодовых групп одного и того же информационного канала в памяти 34 для получения каждой интерполированной кодовой группы. Поскольку одна выходная шина памяти 46 опрашивает память 34 в ячейке, соответствующей самой старой кодовой группе, выходной сигнал триггера 43 идентифицирует то же самое. При появлении этого адреса в памяти 34 ее содержимое передается на параллельно-последовательный преобразователь 47. The output from common control and timing 14 is applied to read address memory 46. Memory 46 provides two parallel outputs, designated as the read address even or odd receive (RAER or RAOR), for addressing two successive code groups of the same information channel within memory 34 to derive each interpolated code group. As one output bus of memory 46 interrogates memory 34 at the location corresponding to the oldest code group, the output of flip-flop 43 identifies same. Upon the occurrence of this address at memory 34, the contents therein are transferred to parallel-to-serial converter 47. Выходной сигнал параллельно-последовательного преобразователя 47 подается через преобразователь кода 48 на интерполятор 49. Преобразователь 48 кода изменяет битовое содержимое каждой из групп с нелинейным кодированием, хранящихся в памяти 34, в группу с линейным кодированием для использования интерполятором 49. Преобразователь 48 представляет собой обычную схему, широко известную как цифровой расширитель, как показано на фиг. 15 статьи Х. Канеко, озаглавленной «Единая формулировка законов компандирования сегментов и синтез кодеков и цифровых компандоров» в The Bell System Technical Journal, Vol. 49, № 7, сентябрь 1970 г., страницы 1555–1588. Устройство для обеспечения операции, обратной цифровому сжатию, показано на фиг. 16 указанной статьи. Обратная функция выполняется преобразователем 85 кода на фиг. 2Б. Таким образом, следующий адресный сигнал, выдаваемый памятью 46 с другого выхода, соответствует кодовым группам следующего последовательного отсчета того же информационного канала, хранящегося в памяти 34. При появлении этого адресного сигнала выход преобразователя 47 передает сохраненную группу кодов по этому адресу, измененную преобразователем 48, на интерполятор 49. The output of parallel-to-serial converter 47 is applied via code converter 48 to interpolator 49. Code converter 48 changes the bit content of each of the nonlinearly encoded groups stored in memory 34 to a linearly coded group for utilization by interpolator 49. Converter 48 is a conventional circuit commonly known as a digital expandor such as shown in FIG. 15 of an article entitled "A Unified Formulation of Segment Companding Laws and Synthesis of Codecs and Digital Compandors" by H. Kaneko in The Bell System Technical Journal, Vol. 49, No. 7, Sept. 1970, pages 1555-1588. An arrangement for providing the inverse operation of digital compressing is shown in FIG. 16 of the aforementioned article. The inverse function is performed by code converter 85 of FIG. 2B. The next address signal produced by memory 46 from the other output thus corresponds to code groups of the next successive sample of the same information channel stored in memory 34. Upon the occurrence of this address signal, the output of converter 47 transfers the stored code group at that address as modified by converter 48 to interpolator 49. Когда пара кодовых групп выходит из преобразователя 48, временной интервал между парой двух последовательных кодовых групп равен задержке распространения задержки 51, так что обе кодовые группы доступны на входе и выходе задержки. Поскольку входы вычитателя 52 соединены с входом и выходом задержки 51, на выходе вычитателя выдается разница между этими двумя сигналами. As the pair of code groups emerge from converter 48, the timing interval between the pair of two successive code groups is equal to the propagation delay of delay 51 so that both code groups are available from the input and output of the delay. Since the inputs to subtractor 52 are connected to the input and output of delay 51, the output of the subtractor provides the difference between these two signals. Другой вход интерполятора 49 обеспечивается памятью 53. Ввод в память 53 из вычитателя 44 производится путем вычитания сигнала адреса считывания первой закодированной выборки из сигнала адреса одновременной записи кодовой группы, которая в данный момент записывается в память 34 из преобразователя 33 в то время, когда кодовая группа интерполятора записывается. требуется общим контролем 14. Первая кодированная выборка представляет собой первую кодовую группу пары, которая поступает из двух последовательных кодированных выборок одного и того же сигнального канала, используемого интерполятором 49 для создания интерполированной кодовой группы. Поскольку счетчики 37 и 39 обеспечивают адреса записи кодовых групп в памяти 34, они также делят интервал между двумя последовательными кодовыми группами одного и того же сигнального канала на 48 приращений. Это легко осуществить, поскольку каждый шаблон кадрирования содержит 24 кодовых слова, а конечный результат последнего состояния счетчика 37, который применяется к вычитателю 44, изменяется в два раза быстрее, чем выходной сигнал счетчика 39. The other input to interpolator 49 is supplied by memory 53. The input to memory 53 from subtractor 44 is produced by subtracting the read address signal of the first encoded sample from the concurrent write address signal of the code group that is being presently written into memory 34 from converter 33 at the time the interpolator code group is called for by common control 14. The first encoded sample is the first code group of the pair to arrive of the two successive encoded samples of the same signal channel utilized by interpolator 49 to produce an interpolated code group. As counters 37 and 39 provide the write address locations of the code groups within memory 34, they also divide the interval between two successive code groups of the same signal channel into 48 increments. This is readily accomplished since each framing pattern contains 24 code words and the final output of the last state of counter 37, which is applied to subtractor 44, changes at twice the rate of the output of counter 39. Соответственно, вычитатель 44 производит вывод двоичного числа в диапазоне, соответствующем от 0 до 48, один раз каждый раз, когда две последовательные кодовые группы получаются из памяти 34. Этот вывод вычитателя 44 служит для идентификации относительного положения каждой интерполированной кодовой группы в пределах интервала, определенного между поступлением пары двух последовательных кодовых групп в память 34. Память 53 преобразует выходной сигнал вычитателя 44 в коэффициент α1, который управляет коэффициентом усиления множителя 54. Выход умножителя 54 подается на один вход сумматора 56. Параллельно каждому выходу умножителя 54 является выход задержки 51. Таким образом, функция сумматора 56 заключается в добавлении взвешенного количества разности между двумя последовательными группами кодов к самой старой группе кодов. Выход интерполятора 49, поступающий от сумматора 56, подается на цифровой фильтр 57. Цифровой фильтр 57 компенсирует высокочастотный спад, вызванный функцией интерполяции, выполняемой интерполятором 49. Этот цифровой фильтр представляет собой фильтр четвертого порядка традиционной конструкции, который может быть реализован, например, путем каскадирования двух секций второго порядка типа, показанного на фиг. 2 или 3 патента США. № 3 777 130, выданный Круазье 4 декабря 1973 г. Accordingly, subtractor 44 produces a binary number output in a range corresponding from 0 - 48 once each time two successive code groups are obtained from memory 34. This output of subtractor 44 serves to identify the relative position of each interpolated code group within the interval defined between the arrival of the pair of two successive code groups at memory 34. Memory 53 transforms the output of subtractor 44 into a coefficient .alpha.1 which controls the gain of multiplier 54. The output of multiplier 54 is applied to one input of adder 56. Concurrent with each output of multiplier 54 is the output from delay 51. The function of adder 56, therefore, is to add a weighted quantity of the difference between two successive code groups to the oldest code group. The output of interpolator 49 which comes from adder 56 is applied to