Сборник трудов победителей конкурса на лучшую научную работу студентов и аспирантов ВГТУ

Постановка задачи. С ростом рабочих частот цифровых микросхем, их времени переключения и крутизны фронтов важность учета паразитных эффектов печатных плат существенно возрастает. Возникает проблема целостности сигналов. Для описания свойств входных и выходных цепей микросхем, требуемых при анализе целостности сигналов, используется специальный класс IBISмоделей [1].

Учета паразитных эффектов, конфигурирование микросхемы для получения правильных состояний на выходах, точное определение высокоскоростных передаточных характеристик и данных, изменяющихся в процессе еѐ функционирования - целесообразность разработки IBIS-модели [2].

Отечественные разработчики микросхем, как правило, не предоставляют такие модели для разрабатываемых ими элементов, хотя, с учетом разработок (достигающих сотни мегагерц) подошли к этой проблеме. В этой связи возникают задачи, вопервых, создания таких моделей для отечественных компонентов и, во-вторых, включения их в системы моделирования устройств на печатных платах.

IBIS-модели получаются на основе знаний вольтамперной характеристики для различных логических состояний выводов по постоянному току, паразитных параметров корпуса и передаточных характеристик на идеальной резистивной нагрузке. Такой подход означает, что получить IBIS-модель можно либо выполнив ряд тестовых измерений при соответствующих условиях, либо выполнив полное SPICEмоделирование внутренней схемы устройства [2].

Реализация задачи.

Алгоритм создания IBIS-моделей

Для учета возможного разброса параметров микросхем в IBIS модели закладываются номинальные, минимальные и максимальные значения параметров. Для определения параметров моделей используются два метода. Первый из них - это использование подробной SPICE модели анализируемой микросхемы для расчета требуемых статических и динамических характеристик с дальнейшей генерацией IBIS модели. Второй метод

– создание моделей на основе результатов измерений и обработки характеристик реальных микросхем. Ниже приведен пример процесса

создания IBIS-моделей на основе результатов измерения:

1) Анализ микросхемы:

-температурного диапазона, технологических разбросов, определение диапазона напряжений питания;

-выбор требуемой версии. Так как в модели используются номинальные, минимальные и максимальные значения параметров, то на данном шаге определяют, при каких условиях наблюдаются эти значения соответствующих параметров схемы.

2) Измерение требуемых наборов статических

идинамических характеристик входных цепей и выходных каскадов данной микросхемы при обеспечении на входах и выходах требуемых логических состояний [3].

3)Выбор минимальных и максимальных значений для значений Pulldown, Pullup, Ramp (эти значения получают на основе проведенных измерений ВАХ). Как правило, значения для R_pkg, L_pkg, C_pkg берутся из Spice – модели, если таковые отсутствуют, то их измеряют в специальных измерительных стендах, рассчитанных на большое количество выводов микросхемы и учитывающие собственные паразитные сопротивления.

4)Форматирование полученных данных в соответствии с требованиями IBIS моделей.

5)Контроль правильности разработанного

IBIS-файла.

Завершающим этапом в разработке IBISмодели является проверка правильности синтаксиса. Для этого можно использовать IBIS Development studio (IBISDS), способной просматривать, редактировать и проверять IBIS модели в графическом или текстовом режиме.

Для того, чтобы использовать IBIS в симуляторе целостности сигналов, часто необходимо преобразовать IBIS формат в формат понятный симулятору. IBISDS содержит программу ibis2xtk, которая позволяет преобразовать IBIS файл для симулятора целостности сигналов Mentor

Graphics XTK

Достоинства и недостатки IBIS-модели

К достоинствам IBIS можно отнести

сравнительную простоту, точность моделей, а также универсальность в части решения сопутствующих топологическому проектированию задач. Кроме того, IBIS-модели обеспечивают сохранность

6

коммерческой тайны об использованных в ИС схемотехнических решениях при передаче информации организациями-производителями ИС разработчикам ЦУ. С помощью современных САПР, в которых используются IBIS-модели, не всегда удается в полной мере решить задачу анализа целостности сигналов на ПП, поскольку модели буферов в составе единой ИМС функционируют раздельно, независимо друг от друга. В частности, системы автоматизации топологического проектирования типа PCAD 200x не позволяют моделировать взаимосвязанное изменение логических состояний на выходах ИМС при переключении на входах и наводки на другие сигнальные проводники, порождаемые такими переходными процессами. Это является основным и существенным недостатком разработанных ранее моделей. Кроме того, общий обзор IBIS показал недостаточность проработки вопросов внедрения IBIS-моделей в практику проектирования ЦУ РТС и экспериментального определения характеристик ИМС в целях построения IBIS-описания ИМС.

Структура и состав IBIS-модели

В состав описания IBIS – модели входят структурные элементы GND Clamp, Power Clamp, Pullup и Pulldown, Ramp, представленные на рис. 1.

Рис. 1. Состав IBIS-модели.

GND Clamp – вольт амперные характеристики входных защитных диодов между входом и землей.

POWER Clamp – вольт амперные характеристики входных защитных диодов между входом и питанием.

Pulldown - характеристики выходной части схемы между выходом и землей, когда схема переведена в состояние логического нуля на выходе.

Pullup - характеристики выходной части схемы между выходом и питанием, когда схема переведена в состояние логической единицы на выходе.

Ramp - скорость переключения описываемой схемы из 0 в 1 и из 1 в 0.

Рис. 2. Пять элементов в IBIS-модели Блоки 1 и 2 показывают транзисторы, которые

моделируются в DC I/V таблицах под ключевыми словами [Pullup] и [Pulldown], которые подтягивают вверх и вниз транзисторы в стандарте TTL или КМОП I/O выходные буферы.

Блок 1 [Pulldown] показывает информацию, содержащую минимальные и максимальные значения для напряжения. [Pulldown] в таблице IBIS определяется как напряжение от -VCC до 2VCC.

Блок 2 [Pullup] показывает информацию, моделирующую характеристики буфера при действии высокого напряжения. Напряжение изменяется в диапазоне от -Vcc до Vcc.

Блок 3 (ключевые слова [GND_clamp] и [Power_clamp]), которые содержатся в DC I/V таблице, представляют электростатический выход или фиксирующие диоды. Если диоды не представлены в устройстве, то ключевые слова

[GND_clamp] и [Power_clamp] могут быть опущены.

Блок 4 ([Ramp]) определяет время перехода на выходе и переключается из одного состояния в другое.

Блок 5 представляет собой панель и блок паразитных параметров выходного буфера [4].

Для простоты, описание основано на выходном буфере одного устройства, упрощенная схема которого показана на рис. 3. Они концентрируются на описании выхода и порта внешнего источника тока i1(t) и i2 (t) соответственно. В качестве примера, модель структуры выходного порта состоит из следующих двух частей модели

i1(t) = wH(v1,v2,t) iH(v1,v2,t) +

+ wL(v1,v2,t)˖iL(v1,v2,t) (1)

где iH и iL являются подмоделями учета для устройства поведения в логике высокого и низкого состояния, соответственно, и изменяющихся во времени функции wH(t) и wL(t), играют роль входного сигнала v2(t) и обеспечивают переход между двумя подмоделями, т.е. переключение между двумя логическими состояниями. Аналогичное соотношение справедливо и для тока i2(t). Подмодель iH и iL может быть получена либо из упрощенных представлений эквивалентной схемы или метода идентификации и параметрической связи [4].

Используются верифицированные модели, эффективность применения которых подтверждена для системного уровня моделирования целостности сигналов на уровне печатной платы.

Рис. 3. Структура выходного буфера цифровых интегральных схем с соответствующими электрическими величинами.

Модели описывают, что изменение внешнего напряжения питания мало, что не позволяет моделированию укладываются в системе пакета (SiP) устройства, где колебание напряжения может

7

быть порядка 30% от номинального значения напряжения питания.

Для того чтобы обеспечить расширенную модель поведения многопортовых для базовой структуры рис. 3, используется известная модель

Где F1 и F2 функции для счета нелинейного динамического поведения выходного каскада из буфера. Они описываются моделью представления, как одна из экв. (1) где разные части, т. е. iH и iL и весовые сигналы wH и wL, были соответствующими изменениями, как для учета больших колебаний значений мощности питающего напряжения. Кроме того, в зависимости возможны различные формы входного сигнала встроены в определении весовых

сигналов wH и wL.

• F3 и F4 для учета тока и входного порта текущего предварительного каскада и определяют динамические параметрические модели.

Анализ систем автоматизированного проектирования, поддерживающих IBIS-модели.

Успешно выполненный анализ электрической схемы еще не гарантирует правильного функционирования разрабатываемого устройства, поскольку на этом этапе не учитывалось влияние параметров конструкции ЭС, которое можно оценить и внести в проект необходимые изменения на этапе посттопологического анализа. Большинство современных САПР ЭС содержат программные средства для решения этой проектной задачи [6].

Анализ целостности сигналов заключается в оценке влияния конструкции спроектированной печатной платы и конструкции блока на электрические характеристики электронных средств (ЭС). Оценка этого влияния предполагается в маршруте проектирования электронного узла, в котором следующие этапы схемотехнического моделирования и разработки конструкции печатной платы разделены:

-моделирование электронной схемы без учета паразитных эффектов реальной печатной платы (схемотехническое моделирование);

-моделирование электронной схемы с учетом предполагаемых параметров проектируемой печатной плате (предтопологический этап проектирования).

-конструкторская разработка печатной платы. -повторное моделирование ЭС с учетом

конструктивных параметров платы (и, возможно, корпуса) и паразитных эффектов ее элементов (посттопологический этап проектирования).

Далее представлены САПР различных фирм, содержащие встроенные библиотеки IBIS-файлов.

1) САПР Altium Designer поддерживает решение перечисленных выше проектных задач, содержит программный модуль анализа целостности сигналов Signal Integrity;

2)САПР Mentor Graphics. Для

предтопологического и посттопологического

анализа высокоскоростных печатных плат и многокристальных модулей (МСМ), служат программные продукты HyperLynx. IBIS Библиотекарь организует и проверяет модели устройства для использования в моделировании линии электропередач в Signal Vision и Signal Analyzer.

3) САПР Advanced Design System (ADS)

Система автоматизированного проектирования ADS компании Agilent помогает разработчикам решать многоплановые проблемы проектов со смешанными сигналами (аналоговыми и цифровыми), от высокочастотных до цифровых и до полосы частот видеосигнала. [7].

4) Платформа ALLEGRO компании Сadence При создании модели в первую очередь

учитываются уже существующие (фиксированные) сегменты соединений – например, если используется заданная серия микросхем или определенный тип корпуса. Для заранее определенных сегментов основная задача – создание адекватной модели. Если буферные элементы ввода/вывода заданы, то их характеристики уже должны существовать как часть проекта ИС или IPбиблиотеки. [8]

Заключение..Показана целесообразность и необходимость использования IBIS-моделей при моделировании цифровых устройств. Предложен алгоритм разработки и реализации моделей для высокочастотных цифровых интегральных схем. Установлен рейтинг различных САПР по критериям проверки синтаксиса разрабатываемых моделей и оценки достоверности их работ.

Литература

1К.О. Петросянц, И.А. Харитонов,Создание IBIS моделей цифровых микросхем с учетом воздействия внешних факторов ФГУП «Всероссийский НИИ Автоматики им. Н.Л. Духова»

2Джон Пауэлл, Как разрабатывать IBIS-модели / EDA EXPERT, #10(73), декабрь 2002

3Michael Mirmak IBIS Modeling Cookbook // Intel Corporation, Government Electronics and Information Technology Association and The IBIS Open Forum.-2005. – URL: http://www.eda.org/ibis/

4I.S. Stievano, C. Siviero, F.G. Canavero, I.A. Maio Behavioral Models of Input/Output Buffers Including Core Noise Coupling / SPI 2008

5Кечиев Л.Н., Лемешко Н.В. Моделирование помех

вшинах питания цифровых устройств на основе IBISописания интегральных схем// журнал «Технологии ЭМС». - 1(16). - 2006 г.

6Леонов А.П. О подходе к выбору инструмента для автоматизированного проектирования печатных плат: Препринт ИФВЭ 2000-18. – Протвино, 2000. – 12 с.

7Асланянц В.Р. Анализ целостности сигналов: практикум/ В.Р. Асланянц; Владим. гос. ун-т. – Владимир: Изд-во Владим. гос. ун-та, 2011. –124 с.

8А. Комков, Г. Хренов, Кристалл-корпус-печатная плата. Проектирование соединений: ЭЛЕКТРОНИКА: Наука, Технологя, Бизнес 7/2005

8

Проблема коррупции актуальна не только в наше время, но и в прошлые столетия. Не был исключением и период российской истории конца XIX века. Одной из главных проблем, стоявших тогда перед империей, была проблема коррупции. Для ее решения Александр ΙΙΙ предпринял ряд мер по искоренению взяточничества и злоупотреблений, усилившихся в предыдущее царствование. Были введены запреты для чиновников, которых ранее не существовало: запрет на участие в правлениях частных акционерных обществ, запрет на получение комиссии (лично чиновником) при размещении государственного займа и другие. В доказательство этому имеются соответствующие примеры.

Так, сотрудник министерства финансов И.Ф. Цион был уволен Вышнеградским за то, что получил комиссию в 200 тысяч руб. от иностранных банкиров при размещении очередного государственного займа. А. Абаза был уволен императором за то, что располагая инсайдерской информацией о намерении государства понизить курс рубля, пустился в массированные спекуляции, на которых нажил 900 тысяч руб. Министр путей сообщения А. К. Кривошеин вскоре после своего назначения был уличен в попытке брать взятки при заключении государственных контрактов, в продаже леса из своих имений государству по завышенным ценам и в других злоупотреблениях, после чего был уволен со своего поста.

Одним из направлений борьбы с коррупцией стала реорганизация системы железных дорог, превратившейся до этого в одну из главных сфер финансовых злоупотреблений. Результатом стало не только прекращение огромных убытков от железных дорог для казны, но и исчезновение такого явления как «железнодорожные короли» (тесно переплетшиеся в своих интересах с крупными чиновниками), чьи частные компании были в основном выкуплены государством.

Историки полагают, что одним из источников злоупотреблений и расстройства государственного управления в дореволюционной России был императорский двор, в особенности родственники царя и различные фавориты. Многие из них не обладали достаточными качествами для управления государством, но имели большое влияние и вес при дворе. Хотя при Александре III многие представители императорской семьи (великих князей и т. п.) продолжали занимать высокие посты, но некоторых он отправил в отставку. Кроме того, по свидетельству Витте, император активно противостоял их вмешательству в работу министерств и ведомств и выдвигаемым ими различным финансовым «проектам», в которых можно было заподозрить желание присвоить казенные средства.

Из всего выше сказанного следует, что Александр ΙΙΙ пытался бороться всеми методами с коррупцией в стране, но безуспешно. Даже сегодня в стране эта проблема представляет собой серьезную угрозу для современного российского государства и общества. Непринятие кардинальных мер по противодействию данному явлению может привести к негативным последствиям для государства и общества.

Литература

1.Барковец О. Неизвестный император Александр III : очерки о жизни, любви и смерти / О. Барковец, А. Крылов-Толстикович . М. : РИПОЛ классик, 2003. 268 с.

2.Боханов А. Н. Император Александр III / А. Н. Боханов. М. : Рус. слово, 1998 . 509 с.

3.Тальберг Н. Д. Александр III: Очерки истории императорской России / Н.Д. Тальберг . М. : Изд-во Сретен. монастыря, 2000 . 163 с.

4.Толмачев Е. П. Александр III и его время / Е. П. Толмачев . М. : Терра-Кн. клуб, 2007 . 716 с.

5.Труайя Анри. Александр III / Анри Труайя ; пер. с фр. Г. Сахацкого . М.: Эксмо, 2006 . 267 с.