113-2018

ИЗУЧЕНИЕ СТРУКТУРЫ КОМАНД МИКРОКОНТРОЛЛЕРА PIC16C84 НА ПРИМЕРЕ РАСЧЕТА ПОДПРОГРАММЫ ЗАДЕРЖКИ

МЕТОДИЧЕСКИЕ УКАЗАНИЯ

к выполнению лабораторной работы № 6 по дисциплине «Электроника и микропроцессорная техника»

для студентов направления 12.03.04 «Биотехнические системы и технологии»

(профиль «Биотехнические и медицинские аппараты и системы») очной формы обучения

Воронеж 2018

Министерство науки и высшего образования Российской Федерации

Федеральное государственное бюджетное образовательное учреждение высшего образования

«Воронежский государственный технический университет»

Кафедра системного анализа и управления в медицинских системах

ИЗУЧЕНИЕ СТРУКТУРЫ КОМАНД МИКРОКОНТРОЛЛЕРА PIC16C84 НА ПРИМЕРЕ РАСЧЕТА ПОДПРОГРАММЫ ЗАДЕРЖКИ

МЕ Т О Д И Ч Е С К И Е У К А З А Н И Я

квыполнению лабораторной работы № 6

по дисциплине «Электроника и микропроцессорная техника» для студентов направления

12.03.04 «Биотехнические системы и технологии» (профиль «Биотехнические и медицинские аппараты и системы»)

очной формы обучения

Воронеж 2018

Лабораторная работа № 6 ИЗУЧЕНИЕ СТРУКТУРЫ КОМАНД МИКРОКОНТРОЛЛЕРА

PIC16C84 НА ПРИМЕРЕ РАСЧЕТА ПОДПРОГРАММЫ ЗАДЕРЖКИ

1.ЦЕЛЬ РАБОТЫ

Целью лабораторной работы является изучение структуры команд микроконтроллера PIC16C84 посредством расчета и создания подпрограммы задержки.

После выполнения лабораторной работы студент должен знать структуру и общий формат команд микроконтроллера PIC16C84, уметь реализовывать посредством предложенного алгоритма подпрограмму задержки.

2.ТЕОРЕТИЧЕСКОЕ ВВЕДЕНИЕ

2.1.Архитектура команд микроконтроллера PIC16С84

Все команды микроконтроллеров PIC16C84 – однословные (14разрядные). Это обеспечивается за счет разделения шин доступа к памяти программ и памяти данных. 14-разрядная шина доступа к памяти программ позволяет выполнить выборку 14-разрядной команды за один машинный цикл микроконтроллера.

Рис. 1. Выборка и выполнение команд

Во всех микроконтроллерах PIC среднего семейства входной тактовый сигнал внутренней схемой микроконтроллера разделяется на четыре последовательных неперекрывающихся такта Q1, Q2, Q3 и Q4. Совокупность четырех тактов называется машинным циклом.

3

Обработка команды состоит из двух этапов:

1)выборка из памяти;

2)выполнение команды.

Она осуществляется за четыре такта Q1, Q2, Q3 и Q4. Выборка следующей команды и выполнение текущей совмещены по времени. Таким образом, выполнение команды происходит за один машинный цикл. Такой подход называется конвейерной обработкой команд.

Если команда изменяет счетчик команд PC (команды ветвления, например GOTO), то необходимо два машинных цикла для выполнения команды (рис. 1). В такте Q1 цикл выборки начинается с увеличения программного счетчика, а в цикле выполнения выбранная команда защелкивается в регистр команд. В течение тактов Q2, Q3 и Q4 происходит декодирование и выполнение команды. В такте Q3 – считывается память данных (чтение операнда), а запись происходит в такте Q4.

На рис. 1 показаны две стадии конвейерной обработки команд для представленной последовательности. В цикле TCY0 происходит выборка первой команды из памяти программ. В цикле TCY1 первая команда исполняется, а вторая команда выбирается из памяти программ. В течение цикла TCY2 вторая команда исполняется, а третья выбирается из памяти программ. В цикле TCY3 происходит выборка четвертой команды и выполняется команда третья команда (CALL SUB_1). Когда завершается выполнение третьей команды CPU загружает адрес четвертой команды в вершину стека и изменяет счетчик команд PC на адрес SUB_1. Это означает, что команда, загруженная в цикле TCY3, должна быть удалена из конвейера. В течение цикла TCY4 четвертая команда удаляется из конвейера (выполняется пустой цикл – NOP) и происходит выборка команды по адресу SUB_1. В цикле TCY5 выполняется команда пять и выбирается из памяти программ команда с адресом SUB_1+1.

Таким образом, цикл выполнения команды (рис. 2) состоит из четырех тактов Q1–Q4, в каждом из которых производятся различные, заранее определенные действия:

Q1 – выборка определенной команды из памяти программ и

еедекодирование или вынужденный NOP,

Q2 – выборка данных или NOP,

Q3 – выполнение команды и обработка данных,

Q4 – запись данных или NOP.

4

ством директивы EQU, присвоив каждому символьному названию свой адрес. Однако это несколько громоздко. Проще воспользоваться директивами cblock и endc. Эти директивы позволяют задать один начальный адрес, а ассемблер сам присвоит числовые значения заданным именам по возрастанию.

Так в примере используются два регистра – счетчика времени при формировании задержки на 0,5 с, имеющих название CounterLo и CounterHi.

Таким образом, программа будет иметь следующий вид:

0x0C – это адрес нулевой ячейки регистров общего назначения. После ассемблирования строке CounterLo будет присвоен адрес 0x0C,

а строке CounterHi – адрес 0x0D.

Следующие строки посредством той же директивы EQU задают константы, используемые в примере.

Первые четыре константы будут использоваться при инициализации соответствующих регистров. Так как они предназначены для инициализации отдельных битов, то их удобно задавать в двоичном формате в виде b’x… x’. Следующие две – в подпрограмме задержки.

6

Они заданы в десятичном формате, который обозначается точкой. Если вместо «.21» написать «21», то ассемблер воспримет это как шестнадцатеричный формат, который установлен по умолчанию.

За секцией заголовка следует рабочая секция, в которой располагаются подпрограммы инициализации, формирования задержки, а также основное тело программы.

Подпрограмма инициализации имеет следующий вид:

При входе в подпрограмму производится выбор первого банка данных ОЗУ установкой бита RP0. Далее производится выбор направления линий ввода/вывода. Так как у контроллера задействована всего одна линия на выход, то во все регистры TRIS записываются нули, то есть линии будут выходами. Далее в регистры OPTION и INTCON записываются нули, так как таймер, сторожевой таймер и прерывания в программе не используются. После этого производится обнуление всех битов регистра STATUS, что вызывает переключение на нулевой банк ОЗУ.

Следующая подпрограмма реализует задержку, о которой говорилось выше.

7

Работа подпрограммы начинается с инициализации двух ранее определенных регистров общего назначения, которые будут использованы в качестве младшего и старшего байтов счетчика. Команда movlw DELAYLO записывает в регистр W константу DELAYLO. Затем из него значение передается в регистр CounterLo. Аналогичные действия производятся с константой DELAYHI и регистром CounterHi. После того как были заданы начальные значения младшего и старшего байтов счетчика, посредством декремента регистра CounterLo и CounterHi формируется задержка. Сначала производится декремент регистра CounterLo до тех пор, пока он не станет равным нулю, после чего команда goto Del05 пропускается и декрементируется старший байт счетчика CounterHi. После этого программа переходит на метку Del05 и цикл повторяется.

Примечание. После того как регистр CounterLo обнулится в результате следующего декремента, его значение станет равным 255. И подпрограмма будет выполняться в той же последовательности.

Когда оба байта станут равными нулю, произойдет возврат в основное тело программы.

8

Ниже приведен полный листинг тестового примера:

#include p16f84a.inc ;Подключение файла с описаниями ;регистров специального назначения

;Определение используемых в программе регистров общего ;назначения:

cblock 0x0C

CounterLo ;младший байт счетчика в подпрограмме ;(ПП) задержки

CounterHi ;старший байт счетчика в ПП задержки endc

;Константы инициализации регистров специального назначения:

;ПП задержки на 0,5 с.

Delay05

;Инициализация регистров счетчика:

movlw DELAYLO ;Младший байт movwf CounterLo ;

9