Схемота / DgCxT_konspekt_lektsiy_1-14

Так, из строк 1-4 таблицы истинности следует, что при нулевом значении на входе переноса (Сi = 0), выход сумматора Yi устанавливается в единицу, если значения Ai и Bi – разные. При Ci = 1 ситуация обратная (строки 5 и 8): Yi = 1 если

Ai и Bi одинаковы. Иными словами, величину Yi для сумматора можно сформиро-

вать двумя ЛЭ ИСКЛЮЧАЮЩЕЕ ИЛИ: первый реализует строки 2 и 3 таблицы истинности, а второй, согласно его полезному свойству, описанному выше, ин-

вертирует результат работы первого при установленном в единицу бите Ci, реа-

лизуя строки 5 и 8.

Для формирования сигнала переноса в старший разряд (Ci+1) заметим: пере-

нос устанавливается в 1, если Ai и Bi равны 1 вне зависимости от Ci (строки 4 и 8)

или если Ai Bi и при этом Ci = 1 (строки 6 и 7). ЛЭ, выполняющий действие Ai

Bi, у нас уже есть в схеме формирования выходного бита; осталось добавить эле-

менты типа И, ИЛИ, которые, фактически, соответствуют аналогичным предло-

гам русского языка (выделено курсивом в предыдущем предложении).

Рисунок 35 – Полный сумматор К555ИМ6

Микросхема К555ИМ6 — четырехразрядный двоичный сумматор с уско-

ренным переносом. Он складывает два четырехразрядных слова плюс входной перенос. Он принимает два четырехразрядных слова по входам данных А1...A4 и

В1...В4, а по входу С — сигнал переноса. Сумма разрядов входных слов появля-

ется на выходах S1...4. На выходе P появляется сигнал переноса.

4.5 Цифровой компаратор

Цифровым компаратором называется комбинационное логическое устрой-

ство, предназначенное для сравнения чисел, представленных в двоичном коде.

Если сравниваются два числа A и B , то компаратор имеет три выхода: A<B, A=B, A>B

Функциональная схема одноразрядного цифрового компаратора строится на основе таблицы истинности:

Рисунок 36 – Реализация цифрового компаратора на ЛЭ

На практике часто приходится сталкиваться с задачей сравнения многораз-

рядных двоичных кодов. Для этих целей может быть использован четырехразряд-

ный цифровой компаратор К555СП1.

Рисунок 37 – Цифровой компаратор К555СП1

Дополнительные входы A<B, A=B, A>B предназначены для наращивания разрядности компаратора до 8, 12 и более разрядов. На эти входы компаратора старших разрядов подаются сигналы с аналогичных выходов компаратора млад-

ших разрядов.

Неделя 5

5.1 RS-триггеры с прямыми входами

Триггером называется устройство, имеющее два устойчивых состояния и сохраняющее любое из них сколь угодно долго после снятия внешнего воздей-

ствия, вызвавшего переход триггера из одного состояния в другое. Поэтому гово-

рят, что триггер обладает памятью.

RS -триггер, реализованный на элементах «ИЛИ – НЕ», имеет прямые входы, а на элементах «И – НЕ» – инверсные.

Принцип работы рассмотрим на примере триггера с прямыми входами. Для данного триггера активными сигналами являются уровни логической единицы.

На входах S и R может быть четыре комбинации набора нулей и единиц. Если на обоих входах присутствует уровень логического нуля (не активный уровень), то состояние выходов триггера остается неизменным. При подаче на вход установки

S логической единицы триггер устанавливается в единичное состояние (на вы-

ходе Q устанавливается уровень логической единицы, а на выходе Q – уровень логического нуля). При подаче на вход сброса R логической единицы триггер пе-

реключается (на выходе Q – уровень логического нуля, а на выходе Q – уровень логической единицы).

Если на оба входа подать активный уровень логической единицы, то состо-

яние триггера будет не определено. Эта комбинация является запрещенной.

Рисунок 38 – Схема RS-триггера с прямыми входами на элементах ИЛИ-НЕ.

Рисунок 39 – Тактовая диаграмма RS-триггера с прямыми входами

5.2 RS-триггеры с инверсными входами

Для триггера с инверсными входами активными сигналами являются уровни логического нуля. Переключение триггера будет осуществляться подачей логического нуля на соответствующий вход. Два нуля на входах является запре-

щенной комбинацией.

Для реализации триггера с инверсными входа используются логические элементы И-НЕ.

Рисунок 40 – Схема RS-триггера с инверсными входами на элементах И-НЕ.

Подача одновременно двух активных уровней на оба входа формально за-

прещена поскольку невозможно одновременно и сбросить, и установить триггер.

Такая комбинация носит название «запрещенное состояние» а состояние выходов триггера при этом не определено.

Рисунок 41 – Тактовая диаграмма RS-триггера с инверсными входами

5.3 JK-триггер

JK-триггер не имеет запрещенных комбинаций. Если на входы J и K одновре-

менно действуют активные сигналы «1», то триггер изменяет свое состояние на противоположное, иначе говоря, работает в счетном режиме. Вход J триггера

(аналогично входу S) является входом установки триггера в единичное состояние по прямому выходу Q. Вход K триггера (аналогично входу R) является входом установки триггера в нулевое состояние по прямому выходу Q.

Рисунок 42 – Схема и условное обозначение JK-триггера

Работу асинхронного JK-триггера можно описать таблицей истинности:

Рисунок 43 – Тактовая диаграмма JK-триггера

Неделя 6

6.1 Синхронные RS-триггер и JK-триггер

По способу записи информации триггеры могут быть асинхронными и син-

хронными. Триггер называют асинхронным, если сам сигнал, несущий информа-

цию, вызывает его переключение. В синхронных (тактируемых) триггерах инфор-

мация записывается при одновременном воздействии информационного сигнала и синхронизирующего (разрешающего) импульса. Синхронизация может осу-

ществляться импульсом (потенциалом) или перепадом потенциала (фронтом или срезом импульса). В первом случае (статическое управление) сигналы на инфор-

мационных входах оказывают влияние на состояние триггера в течение всего вре-

мени наличия синхроимпульса. Во втором случае (динамическое управление) воз-

действие информационных сигналов проявляется только в моменты изменения потенциала на входе синхронизации, т. е. при переходе его от 0 к 1 (фронт) или от

1 к 0 (срез).

Тактируемый (синхронный) RS-триггер может изменить свое состояние только с приходом тактового импульса на вход С. Помехи, действующие на ин-

формационных входах R и S между тактовыми импульсами, не влияют на работу триггера.

Запрещенным является состояние CRS = 1. При включении питания состо-

яние триггера остается неопределенным. После совпадения единичных уровней на входах S и C триггер устанавливается в единичное состояние. При совпадения логических единиц на входах R и С триггер сбрасывается в нулевое состояние