Компьютерная схемотехника (3 курс 2 семестр) Ліщук Т. Б Пархоменко Н. М. / JK 4221 / Завдання

Міністерство освіти і науки України Київський коледж комп’ютерних технологій та економіки Національного авіаційного університету

Розглянуто на засіданні випускової комісії “Затверджую”

спеціальності “Комп’ютерна інженерія” Заступник директора з

Протокол № ___ від __________ 20 р. навчальної роботи

Голова комісії _________ _______

Курсовий проект

На тему “Синтез та дослідження схем лічильників з довільним модулем

та порядком лічення”

Студент групи

Спеціальність: 123 “Комп’ютерна інженерія”

Дисципліна: “Комп’ютерна схемотехніка”

Керівник проекту -

Завдання:

• вивчити різноманітні схеми та засоби організації перенесень у лічильниках;

• оволодіти методами синтезу синхронних, асинхронних та реверсивних лічильників;

• набути навичок у складанні, налагодженні та експериментальному дослідженні різноманітних схем лічильників.

Вихідні дані: Варіант завдання № 42; Номер коду 16 по таблиці 1 ;Тип тригера – JK.

Десяткове число	Двійковий код	4221
0	0000	0
1	0001	1
2	0010	2
3	0011	-
4	0100	-
5	0101	3
6	0110	4
7	0111	-
8	1000	-
9	1001	5
10	1010	6
11	1011	-
12	1100	-
13	1101	7
14	1110	8
15	1111	9

Рекомендований перелік питань, що підлягають висвітленню в курсовому проекті:

А. У пояснювальній записці:

Вступ

1. Основні теоретичні відомості про лічильникові схеми.

   1. Визначення та класифікація лічильників.

   2. Способи організації перенесень між розрядами лічильника. Синхронні й асинхронні лічильники.

   3. Схеми асинхронних двійкових підсумовуючих і віднімаючих лічильників на синхронних і асинхронних тригерах.

   4. Двійково-десяткові коди і двійково-десяткові лічильники.

   5. Організація перенесень між десятковими розрядами в двійково- десяткових лічильниках.

2. Синтез підсумовуючого синхронного десяткового лічильника з довільним

порядком лічення, що працює в коді 4221.

1. Побудова кодованої таблиці переходів синхронного лічильника.

2. Побудова кодованої таблиці функцій збудження тригерів заданого типу.

3. Одержання функцій збудження тригерів лічильника в досконалій формі.

4. Спільна мінімізація функцій збудження підсумовуючого лічильника.

5. Побудова схеми синхронного підсумовуючого лічильника.

1. Синтез підсумовуючого асинхронного десяткового лічильника з довільним порядком лічення, що працює в коді 4221.

   1. Суть метода проектування асинхронного лічильника.

   2. Побудова часової діаграми роботи лічильника.

   3. Визначення по часовій діаграмі функцій синхронізації тригерів.

   4. Спрощення функцій керування асинхронного лічильника по функціях збудження синхронного лічильника.

   5. Побудова схеми асинхронного лічильника.

   6. Налагодження роботи лічильника на лабораторному стенді, усунення несправностей у роботі лічильника.

4. Синтез реверсивного синхронного десяткового лічильника, що працює в коді 4221.

1. Побудова кодованої таблиці переходів реверсивного лічильника.

2. Побудова кодованої таблиці функцій збудження тригерів для реверсивного синхронного лічильника.

3. Одержання функцій збудження тригерів лічильника в досконалій формі.

4. Спільна мінімізація функцій збудження реверсивного лічильника.

5. Побудова часової діаграми роботи реверсивного синхронного лічильника.

6. Побудова схеми реверсивного лічильника.

Висновки

Перелік умовних позначень, символів, одиниць, скорочень, термінів. Література (перелік посилань).

Б. У графічній частині

1.

Міністерство освіти і науки України Київський коледж комп’ютерних технологій та економіки Національного авіаційного університету 1

Курсовий проект 1

Завдання: 1

Вихідні дані: Варіант завдання № 42; Номер коду 16 по таблиці 1 ;Тип тригера – JK. 1

А. У пояснювальній записці: 1

Термін виконання курсового проекту: року

Захист курсового проекту: з року.

Дата видачі завдання: року.

Керівник курсового проекту