Лекции / СТКУ_какие_то_лекции

Если входы PS и CLR активны (0 и 0, см. табл. 5.3), то они блокируют входы D и CLK – режим работы асинхронный.

При этом D и CLK могут быть в любом состоянии (

).

Если входы PS и CLR неактивны (1, 1), то D-триггер работает в режиме синхронизации с тактовыми импульсами.

Выход Q повторяет состояние входа D, пока тактовый импульс имеет значение (1) и запоминает этот логический уровень входа D на все время отрицательного тактового импульса. Это удобная маленькая память широко применяется в измерительных приборах с цифровым отсчетом.

Принцип работы D-триггера (с дополнительными входа-

ми)):

а) логический 0 на входе PS инициирует логическую 1 на выходе Q;

б) логический 0 на входе CLR инициирует очистку выхода Q – установку логического 0 на выходе Q;

в) логический 0 на входах CLR и PS – активное состояние входов CLR и PS блокирует действие входов D и CLK, т.е. эти входы не изменяют состояние D- триггера – асинхронный режим;

г) состояние - одновременное наличие логического ноля на входах CLR и PS – запрещённое состояние;

д) если оба асинхронных входа находятся в неактивном состоянии - CLR = 1 и PS = 1, то D-триггер рабо-

18. JK-триггеры. Схемы фиксаторов. Запуск триггеров

Рассмотрим JK-триггер (от англ. jump и keep), отличающийся от рассмотренных RS-триггеров тем, что появление на обоих информационных входах (J и К) логических единиц (для прямых входов) приводит к изменению состояния триггера. Такая комбинация сигналов для JK-триггера не является запрещенной. В остальном JK-триггер подобен RS-триггеру, причем роль входа S играет вход J, а роль входа R — вход К. JK -триггеры реализуют в виде динамических триггеров (будет рассмотрено ниже), т. е. JKтриггеры являются синхронными.

18.1.JK-триггер (ждущий мультивибратор)

-это наиболее широко используемый универсальный триггер, обладающий характеристиками всех других триггеров. Таблица истинности (табл.28.1):

строка 4 характеризует важный переключательный режим: если на входах J и K установлена 1, то следующие друг за другом тактовые импульсы будут вызывать перебросы уровней на выходе от 1 к 0, от 0 к 1, и т.д.

Условное обозначение (рис.18.1):

рис. 18.1

18.2. JK-триггер с дополнительными входами

JK-триггер в интегральном исполнении имеет два дополнительных входа (асинхронных): предустановки PS и очи-

стки CLR (рис. 18.2)

.

рис. 18.2

Таблица истинности (табл.18.2):

таблица 18.2

Входы PS и CLR в активных состояниях блокируют действие синхронных входов (J, K, CLK), и их состояние не отражается на выходных сигналах.

При блокировании входов PS и CLR (1) триггер работает по входам J, K и CLK в синхронном режиме, обеспечивая переключение 0-1, установку 0 и 1 и их хранение (фиксацию).

Триггеры JK широко применяются в основном в счетчиках, в сдвиговых регистрах, элементах задержки сигнала, делителях частоты.

18.3. Схемы фиксаторов

Рассмотрим две схемы с шифратором и дешифрато-

ром:

а) без буферной памяти (рис 18.3):

рис 18.3

Если набрать на клавиатуре цифру 7, то после отпускания клавиши цифра 7 на индикаторе погаснет. Для ее сохранения нужно запоминающее устройство для хранения двоично-десятичного кода десятичного числа 7 на входах дешифратора.

б) схема с буферной памятью (рис 18.4):

рис 18.4

Такое устройство называют фиксатором (или реги- стром-защелкой).

Таким устройством памяти может быть, например D-триггер или другие устройства. Например, четырехразрядный фиксатор (типа 7475) ТТЛ-схемы, состоящий из четырех D-триггеров, объединенных в одной микросхеме

(рис 18.5):

рис 18.5

Разрешающий вход E0 1 аналогичен синхронизирующему входу D-триггера и управляет сразу двумя триггерами D0

и D1. Если на разрешающем входе имеется 1, то данные с входов D0 и D1 сразу передаются на выходы Q0 и Q1 (без

ожидания тактовых импульсов). В этом режиме – режиме пересылки данных сигналы на Q выходах повторяют сигналы на D входах.

В режиме фиксации данных сигналы на входах «запоминаются» в момент перехода в режим фиксации и далее не изменяется независимо от изменений сигналов на D- входах.

Таблица истинности (табл.18.3):

таблица 18.3

В режиме фиксации данных сигналы на входах «запоминаются» в момент перехода в режим фиксации и далее не изменяется независимо от изменений сигналов на D- входах.

18.4. Запуск триггеров

Многие синхронные триггеры подразделяются также на триггеры с управлением (запуском) или по фронту или по срезу тактового импульса, а также на триггеры типа ведущий/ведомый (так называемые MS-триггеры). Триггеры типа ведущий/ведомый называют также триггерами с динамическим управлением.

18.4.1. Триггеры с управлением (запуском) или по фронту или по срезу тактового импульса

Работа триггера с управлением по фронту и по срезу тактового импульса представлена на рис 18.6:

рис 18.6

Условное обозначение триггера с управлением по фронту (значок > у синхронизирующего входа - рис. 18.7):

рис 18.7

Триггер, управляемый по срезу (добавлен кружок « » у синхронизирующего входа - рис 18.8):

Другое обозначение динамического управления. - управлении по фронту (рис 28.9):

рис. 18.9

- управление по срезу (рис. 18.10):

рис 28.10

Триггер-фиксатор обозначается (рис 18.11):

рис 18.11

D-фиксатор не рассматривается как схема с управлением по фронту или срезу тактового импульса.

Напомним, что фиксатор – это асинхронное устройство как и RS-триггер. При наличии разрешения (1) на входе E сигнал на выходе повторяет сигнал на входе. При сигнале 0 на входе E сигнал на выходе просто фиксируется (запоминается).

Для исключения ошибок в работе цифровых схем необходимо, чтобы за время действия тактового импульса (см. рис. 5.13) сигналы на входах J и K или D (информационные сигналы) не изменялись, т.е. не должно быть «быстрых» изменений сигналов по сравнению с длительностью тактового импульса. Иначе сигнал «проскочит» по цепочке триггеров, не запоминаясь ни в одном триггере.

18.4.2. Триггеры типа ведущий/ведомый (триггеры с динамическим управлением)

Для исключения «проскакивания» применяют способ запуска триггеров типа ведущий/ведомый (или триггер с динамическим запуском (MS-триггер)). При этом используются в тактовом импульсе и фронт, и срез (рис. 18.12):

рис 18.12