диск электроника / el_rea / Разделы / КР1802ИР1

Регистр КР1802ИР1 (рис Регистр КР1802ИР1 (рис. 1.20, а). Он предназначен для построения сверхоперативной памяти общего назначения и представляет собой двухадресную память, которая имеет два четырехразрядных канала для приема и выдачи данных. На структурной схеме (рис. 1.20, б): 1—устройство управления режимом работы канала А; 2 — дешифратор выбора регистра по каналу А; 3 — дешифратор выбора регистра по каналу В; 4 — устройство управления режимом работы канала В; 5 — матрица 16х4 бита; 6 — бинаправленные выходные устройства.

Назначение выводов: 1—4 — входы адреса канала А (АА0—ААЗ); 5—8 — “Входы”/“Выходы” данных канала А (DA0—DA3); 9 — вход считывания данных канала А (РА): 10 — вход разрешения канала А (ЕСА); 11 — вход записи канала A WA; 12 — общий провод GND; 13 — 16 — входы адреса канала В (АВ0—АВЗ); 17—20 — “Входы”/“Выходы” данных канала В (DB0—DB3); 21 — вход считывания данных канала В (RB); 22 — вход разрешения канала В (ЕСВ), 23 — вход записи канала В (WB); 24 — питание. Бинарные выводы 5—8 и 17—20 имеют три состояния.

Выходное устройство считывания и записи каждого разряда работает на один разряд соответствующего канала. Разрешением обмена данными матрицы с каналами А и В управляют входы ЕСА и ЕСВ: при сигнале 0 на входе ЕСА разрешен обмен данными с каналом А, при сигнале 0 на входе ЕСВ — обмен данными с каналом В При сигнале 0 на входах ЕСА я ЕСВ разрешен обмен данными с матрицей по обоим каналам. Режим считывания данных из матрицы по каналам А в В определяется сигналами на входах RA и RB: при сигнале 0 на входе RA разрешено считывание по каналу А, при сигнале 0 на входе RB — считывание по каналу В. При сигнале 0 на входах RA и RB считывание данных разрешено одновременно по каналам А и В. Входы WA и WB определяют режим записи данных с канала А или В при сигнале 0 на этих входах. При этом выходы DAO—DA3 и DBO—DB3 записывающего канала должны быть закрыты (третье состояние), на входе RA или RB должен быть сигнал 1. При сигнале 0 на входах WA и WB запись данных разрешена с каналов А и В. При записи с обоих каналов при одном адресе— результат не определен.

Выборка необходимого регистра матрицы как в режиме записи с канала А или В, так и в режиме считывания на каналы А или В осуществляется двумя дешифраторами методом задания двоичного кода на выходы адресата ААО—АА8 и АВ0—АВЗ. Матрица состоят из - триггерных ячеек, переход которых исходного состояния в другое осуществляется сигналом потенциального типа и не зависит от его фронта.

Основные параметры регистра: напряжение питания 5 В; ток потребления 160 мА; входной ток сигнала 0 по выводам АА, А, АВ, В минус 0,25 мА; по выводам RA, RB минус 0,4 мА; по выводам НСА, ЕСВ минус 0,8 мА; входной ток сигнала 1 40 мкА; выходной ток сигнала 1 в состоянии “Выключено” 40 мкА; ток короткого замыкания от минус 65 до минус 15 мА; прямое падение напряжения на антизвонном диоде минус, 1,2 В; выходное напряжение сигнала 0,0^5 В; выходное напряжение сигнала 1 2,4 В; время задержки распространения при включении (выключении) от входа адреса канала А до “Входов”/“Выходов” данных канала А, В 55 нс; от “Входов”/“Выходов” данных канала А и наоборот 45 нс. В таблице 1.4 приведены основные режимы работы микросхем.