диск электроника / el_rea / Разделы / К1802ИМ1

Сумматор К1802ИМ1 (рис Сумматор К1802ИМ1 (рис. 1.19, а). Он представляет собой сумматор для одновременного сложения и вычитания четырехразрядных чисел. Допускается расширение его разрядной сетки до любого количества разрядов без дополнительных устройств. Для ускоренного переноса используют выходы Р и О. Для этой цели можно применять микросхемы К155ИП4 или К589ИКОЗ, что приводит к уменьшению времени суммирования многоразрядных чисел.

Основные параметры сумматора: входное напряжение уровня 0 0,5 В; выходное напряжение уровня 1 более 2,4 В; прямое падение напряжения на антизвонном диоде 1,2 В; ток потребления 280 мА; входной ток уровня 0 для выводов 1, 2, 18—23, 28—35, 37—48 минус 0,4 мА, а для выводов 13, 24—27 — минус 0,8 мА; входной ток уровня 1 46 мкА; выходной ток уровни 0 в состоянии “Выключено” минус 100 мкА; выходной ток уровня 1 в состоянии “Выключено” 100 мкА; выходной ток уровня 1 100 мА; Время задержки распространения от входа CLKS до выходов НВ, ZR, OW, С1.ТУ менее 28 нс, а до выхода DS 24 нс; время задержки распространения от входа CLK до выходов СА0, СВ0 24 нс, до выхода СС0 37 нс, до выходов CD0, Р, G 48 нс; время задержки распространения от входа СА1 до выходов CD0, Р, Q 35 нс, до выхода US 40 нс, до выходов ZR, OW 38 нс; время задержки распространения от входа СС1 до выхода CD0 20 нс, До выходов DS, Р, Q 24 нс, до выхода НВ 29 нс, до выходов ZR, OW 38 нс; время задержки распространения от входа СС1 до выхода CDO 24 нс, до выходов DS, Р G 24 нс, до выхода НВ 29 нс, до выходов ZR, OW 38 нс; время задержки распространения от входа CD1 до входов CDO, DS 24 нс, до входа НВ 29 нс, до входов ZR, OW 38 нс; время задержки переходов от входа EDS до выходов DS 35 нс, время задержки распространения от входа DC до выходов DS, CDO 55 нс и до выходов СА0, СВ0, СС0, Р, G 40 нс; предельное напряжение питания 7 В на время не более 5 мс; предельное напряжение на выходе закрытой микросхемы —0,5... 5,5 В на время 5 мс и до 7 В для выходов с открытым коллектором; предельное входное напряжение 5,5 В; предельный ток на входе минус 5 мА.

Назначение выводов: 1 — вход записи операндов (CLK); 2 — вход управления записью операндов (STB); 3—6 — выходы переноса (Р); 7 — вход переноса (Р); 8 — выход генерации переноса (G); 9 — выход знака результата (НВ); 10 — выход признака переполнения (QW); 11 — выход признака нуля (ZR) — открытый коллектор; 12 — общий провод; 13 — вход управления буфером результата (EDS); 14 — 17 — выход результата, разряды 3, 2, 1, 0 (DS3, DS2, DS1, DS0) — три состояния; 18 — вход записи результата (CLKS); 19 — вход управления записью результата (5ТBS);20—23 — входы переноса D, С, В, А (CD1, СС1, СВ1, СА1); 24—27 — входы разрешения D, С, В, A, (ED0, EDC, EDB. EDA); 28—35, 37—44 — входы данных D, А, В, С с разрядами 0—3 (DD0, DAO, DB0, DC0, DD1, DA1, DB1, DC1, DD2, DA2, DB2. DC2, DD3, DA3, DB3, DC3); 36 — питание; 45—48 — входы операций А, В, С, D, (ОРА, ОРВ, ОРС, OPD).

Структурная схема сумматора приведена на рис. 1.19, б. Он состоит из входных регистров операндов RA, RB, RC, RD с общей синхронизацией, сумматора SR, регистра суммы RS и выходного буферного каскада BR. Данные поступают на входы DAO — DA3, DBO — DB3, DCO — DC3, DDO — DD3 и записываются в регистры при условии, что есть соответствующие сигналы разрешения записи EDA, EDB, EDC, EDD. На входы ОРА, ОРВ, ОРС, OPD подаются сигналы управления, связанные со знаком операции Has- числами сложение или вычитание. Входы СА1, СВ1, СС1, CD1 являются входами переноса, а выходы САО, СВО, ССО, CDO—выходами переноса. По сигналу CLKS четырехразрядный результат сложения передается в регистр суммы, а по сигналу управления EDS результат с буферного регистра передается на выходы DSO — DS3. По завершении операции вырабатываются признаки нуля ZR, переноса OW и знак результата.

На рис. 1.18, в приведена схема наращивания сумматора для сложения четырех N-разрядных чисел. Поскольку выходы переносов СА0, СВ0, СС0 у всех микросхем имеют одинаковую задержку распространения от информационных входов, то при наращивании выходы переноса СА0, СВ0, СС0 одной микросхемы непосредственно соединяются с соответствующими входами переноса СА1. СВ1, СС1 другой. Для N>8 целесообразно использовать дополнительное устройстве ускоренного переноса. Для получения признака нуля результата необходимо у всех микросхем объединить выходы ZR через резистор.