диск электроника / el_rea / Разделы / К1802ВР5
.htmУмножитель К1802ВР5 (рис
Умножитель К1802ВР5 (рис. 1.22, а). Он является умножителем двух 16-разрядных чисел со знаком. На выходе умножителя формируется двоичное 32-разрядное число, которое может быть округлено до 16 разрядов (включая знаковый разряд). Числа со знаком в дополнительном коде дают результат также в дополнительном коде. На выходе умножителя стоят буферные устройства, выходы которых имеют три состояния.
Основные параметры умножителя: напряжение питания 5 В±5%; потребляемая мощность 3 Вт; время умножения 200 нс.
Назначение выводов: TRIL— вход управления выходными буферными каскадами, младших разрядов произведения; CLKL — вход синхронизации регистра младших разрядов произведения; CLKV — вход синхронизации регистра множителя; РУО—РУ15 — выходы произведения; разряды 0—15 — входы множителя; разряды 16—31 (Р16—Р31)—выходы произведения; CLKM — вход синхронизации регистра, старших разрядов произведения; TRLM — вход управления выходными буферными каскадами, старших разрядов произведения; RS — вход управления сдвигом вправо старших, разрядов произведения; FT — вход управления регистров произведения; ТСУ — вход знака весового коэффициента старшего разряда множителя; ТСХ— вход знака весового коэффициента старшего разряда множимого; RND — вход округления; CLKX — вход синхронизации регистра множимого.
Структурная схема (рис. 1.22, 6) состоит из регистра 1 множимого, регистра 3 множителя, триггера округления 2, блока умножителя 4, регистра сдвига 5, регистров & и 7 младших и старших разрядов произведения, выходных буферных каскадов 8 и 9, младших и старших разрядов произведения. Запись входных операндов в регистры 1 и 3 осуществляется по фронту сигналов CLKX и CLKV соответственно. Кроме 16 разрядов сомножителей в регистры 1 и 3 заносятся признаки множимого и множителя ТСХ и ТСУ. Если сомножители имеют знак, то сигналы ТСХ и ТСУ имеют уровень 1 (знак минус), и если сомножители без знака—ТСХ и ТСУ имеют уровень 0 (знак плюс). По фронту сигналов CLKV и CLKX в триггер округления 2 записывается сигнал RND; при RND — уровень 1 и производится округление произведения до 16 разрядов. При действии над числами со знаком возможно присвоение знака произведения его младшим разрядам. На входе RS должен быть сигнал 0.
С помощью регистра сдвига 5, управляемого сигналом RS, произведение подается на регистры 6 и 7. Запись в эти регистры осуществляется по фронту сигналов CLKL и CLKM при FT=0. Если FT=1, то сигналы CLKL и CLKM блокируются: информация с входов регистров постоянно проходит на выходы. Буферные каскады 8 и 9 управляются сигналами TRIL (младшие разряды), TRIM (старшие разряды). Когда управляющие сигналы имеют уровень 1, буферные каскады выключены (третье состояние). Для уменьшения числа используемых выводов младшие разряды произведения заведены на входные шины множителя, т.е. являются двунаправленными. Временные диаграммы входных и выходных сигналов и их взаимное расположение показаны на рис. 1.22, в.
С помощью умножителя К1802ВР5 можно строить устройства умножения двоичных чисел с большей и меньшей разрядностью. Для построения умножителей с большей разрядностью используется принцип разбиения входных операндов на части. Для построения умножителя с большей пропускной способностью, чем одна микросхема, требуется применение мультиплексирования на несколько параллельно работающих умножителей. Этот режим требует единого синхросигнала CLK. На рис. 1.22, г изображена структурная схема умножителя с быстродействием 100 нс. Младшие разряды произведения не выводятся. Сигналом “Сброс” осуществляется установка исходного , состояния.