эбвсис ЛР1

ОТЧЕТ О ЛАБОРАТОРНОЙ РАБОТЕ № 1

Освоение среды разработки цифровых схем Quartus II

Цель:

Знакомство с особенностями работы приложения Quartus II 9.0 в процессе синтеза цифровых устройств на ПЛИС.

Задачи:

1. Изучение языка Verilog;

2. Проектирование простейших цифровых устройств с использованием языка Verilog;

3. Ознакомление со средой цифрового моделирования ModelSim, средствами САПР Quartus для синтеза и временного анализа цифровых схем.

Порядок выполнения работы:

1. По материалам лекций и вспомогательной литературы изучить основы языка Verilog. Ознакомиться с работой в САПР Quartus и среде моделирования Modelsim.

2. Спроектировать структурную схему устройства, реализующего заданную функциональность. Схема должна быть построена по принципу FSMD: тракт данных + управляющий автомат.

3. Описать схему на языке Verilog.

4. Создать тестовое окружение (testbench), полностью покрывающее заданную функциональность. Провести моделирование в среде Modelsim. Результаты представить на временных диаграммах и в виде текстового лога тестрования.

5. В пакете Quartus провести синтез схемы на основе Verilog-описания. Оценить соответствие полученной после синтеза схемы с ранее составленной структурной схемой устройства. 6. В пакете Quartus провести временной анализ полученной схемы. Определить максимально допустимую частоту работы схемы. Определить критический путь.

Вариант задания:

x1 x2 x3	y
0 0 0	0
0 0 1	0
0 1 0	0
0 1 1	0
1 0 0	0
1 0 1	1
1 1 0	0
1 1 1	1

Рисунок 1

Рисунок 1

Скриншоты выполненного задания

Вывод:

Я познакомилась с особенностями работы приложения Quartus II 9.0 в процессе синтеза цифровых устройств на ПЛИС. Научилась решать простейшие задачи.