Мікропроцесорні пристрої та системи

Для організації лічильника числа вимірів N використовується регістр R18. Сигнал про готовність АЦП (нульовий логічний рівень) водиться командою IN R17, $10 і надходить по розряду D2 до R17. За допомогою команди ANDI R17, $04 виконується логічне множення вмісту розрядів R17 на двійковий код 0000 0100 (маскування розряду D2).

Якщо сигнал готовності АЦП відсутній (D2 = 0), то по команді умовного переходу BRNE L1 виконання програми повторюється з мітки L1. Організовується цикл очікування готовності АЦП. При надходженні сигналу готовності по команді IN R2, $16 здійснюється введення даних від АЦП в R2. За допомогою команди виводу OUT $12, R3 через порт D передається сигнал D0 = 0, що здійснює "скидання" готовності і повторний пуск АЦП. Вивід сигналу скидання готовності циклічно повторюється доти, поки від АЦП не надійде сигнал "не готовий" (D2 =1).

Аналого-цифровий перетворювач переходить до нового циклу виміру, а програма звертається за допомогою оператора RCALL OBR до підпрограми обробки результатів виміру. По завершенні підпрограми відбувається повернення до основної програми і декрементується зміст регістра R18. Якщо число оброблених вимірів не дорівнює N, то відбувається повернення до мітки L1 і ввід чергового результату від АЦП. Виконання програми завершується командою NOP, якщо число оброблених даних дорівнює N.

Розглянемо на прикладі програмно-кероване введення/виведення

даних, коли один і той же порт використовується як для введення, так і для виведення. Необхідно вивести 20 даних з ОЗП з адресою $60 на ЦАП (спочатку формується сигнал скиду – 0, перевіряється наявність сигналу готовності – 1, виводяться дані), прочитати дані з АЦП (перевірити сигнал готовності – 1, зчитати дані з АЦП, сформувати сигнал скиду – 0), записати зчитані дані в ОЗП за адресою, починаючи з $60.

Рисунок 3 – Схема підключення АЦП, ЦАП до МК AT90S2313

Задача 1. Зчитати 20 чисел з 12 розрядного АЦП. Результат зберегти в комірках пам’яті починаючи з адреси 80h. Розробити функціональну схему та написати програму на мові Асемблер.

Рисунок 4 – Функціональна схема програмно-керованого обміну між мікроконтролером та АЦП

Обмін інформацією виконується по шині даних через порти вводу В, D за наступним алгоритмом:

−після завершення кожного виміру АЦП виробляє сигнал готовності даних, що через порт D (біт D.5=0) надходить на МП;

−після одержання сигналу готовності МП по шині даних через порт В уводить восьмирозрядний код та по шині даних через порт D чотирьохрозрядний код від АЦП;

−після закінчення прийому інформації від АЦП МП формує сигнал скидання, що надходить на біт D6=0 шини даних і через порт виводу D передається на АЦП. Сигнал скидання скасовує сигнал готовності АЦП і дозволяє перехід до наступного циклу виміру;

−після видачі сигналу скидання МП здійснює перевірку скасування сигналу готовності АЦП і у випадку відсутності скасування сигналу готовності повторює сигнал скидання доти, поки від АЦП не надійде сигнал «Не готовий», тобто АЦП перейде до чергового виміру;

−після одержання підтвердження відсутності готовності АЦП МП викликає підпрограму OBR обробки отриманих даних.

−після закінчення підпрограми OBR МП перевіряє, чи достатнє число результатів вимірювань отримане від АЦП. У випадку, якщо число вимірів менше заданого N, то програма переходить до перевірки наявності сигналу готовності АЦП, і процес вимірювань й обробки повторюється. Якщо число вимірювань у точності дорівнює заданому числу N, то виконання програми завершується.

Задача 2. Зчитати 30 чисел з 8 розрядного АЦП, всі числа що перевищують 100 переписати в комірки пам’яті SRAM починаючи з $60, всі числа що менше 10 переписати в комірки пам’яті SRAM починаючи з $А0. Додати всі числа, результат зберегти в R8.

Рисунок 5 – Функціональна схема програмно-керованого обміну між мікроконтролером та АЦП

Обмін інформацією виконується по шині даних через порти вводу В, D за наступним алгоритмом:

−після завершення кожного виміру АЦП виробляє сигнал готовності даних, що через порт D (біт D.2=0) надходить на МП;

−після одержання сигналу готовності МП по шині даних через порт В уводить восьмирозрядний код від АЦП;

−після закінчення прийому інформації від АЦП МП формує сигнал скидання, що надходить на біт D.0=0 шини даних і через порт виводу D передається на АЦП. Сигнал скидання скасовує сигнал готовності АЦП і дозволяє перехід до наступного циклу виміру;

−після видачі сигналу скидання МП здійснює перевірку скасування сигналу готовності АЦП і у випадку відсутності скасування сигналу готовності повторює сигнал скидання доти, поки від АЦП не надійде сигнал «Не готовий», тобто АЦП перейде до чергового виміру;

−після одержання підтвердження відсутності готовності АЦП МП викликає підпрограму OBR обробки отриманих даних.

−після закінчення підпрограми OBR МП перевіряє, чи достатнє число результатів вимірювань отримане від АЦП. У випадку, якщо число вимірів менше заданого N, то програма переходить до перевірки наявності сигналу готовності АЦП, і процес вимірювань й обробки повторюється. Якщо число вимірювань у точності дорівнює заданому числу N, то виконання програми завершується.

Обмін даними за перериванням

Блок переривань приймає запити переривання й організує перехід до виконання визначеної програми, що перериває. Запити переривання надходять із зовнішніх джерел і з джерел, розташованих у різних пристроях мікроконтролера.

Запит переривання з зовнішнього джерела може бути представлений низьким рівнем сигналу (L), переходом від високого рівня до низького (HL), переходом від низького рівня до високого (LH) або переходом будь-якого напрямку (LH/HL). Вибір способу представлення визначається комбінацією станів розрядів ІSCx0 і ІSCxl у регістрі MCUCR ($D5) (таблиця 1).

Кожний запит переривання надходить у блок переривань, якщо переривання в мікроконтролері дозволені (І = SREG.7 = 1) і дозволене переривання по даному запиту. Переривання по окремому запиту дозволено, якщо в одиничному стані знаходиться розряд, що маскує, (MASK) для даного запиту переривання, розташований в одному з регістрів I/O.

З появою запиту переривання встановлюється в одиничний стан прапорець (FLAG) для даного запиту переривання, розташований в одному з регістрів введення/виведення. Стан прапорця розряду запитується апаратно і, крім того, може бути перевірений програмними засобами.

При надходженні запиту блок переривань організує апаратний безумовний перехід до виконання команди, адреса якої (вектор переривання) зв'язана з ім'ям запиту переривання. За цією адресою в мікроконтролері записується команда безумовного переходу з мнемокодом RJMP. За цією командою виконується програмний безумовний перехід до першої команди відповідної програми, що перериває, що може бути розташована в будьякому місці FlashROM.

При одночасному надходженні в блок переривань декількох запитів у блоці виділяється запит з найбільш високим пріоритетом серед усіх, що надійшли і виконується перехід за адресою, який відповідає цьому запиту.

При переході до виконання програми, що перериває, розряд І в регістрі SREG апаратно скидається в нульовий стан і переривання по всіх запитах виявляються забороненими. Розряд І встановлюється в одиничний стан при виконанні команди повернення з програми, що перериває, із мнемокодом RETІ. Розряд І може бути встановлений в одиничний стан програмно або командою SEІ в програмі, що перериває. Програма, що виконується при запуску мікроконтролера і за запитом RESET, не містить команди RETІ, для виконання переривань повинна містити команду SEІ.

Мікроконтролер Attiny2313 використовує 19 джерел переривання (10 переривань AT90S2313). Ці переривання і вектор скидання розташовують окремими програмними векторами в просторі пам'яті програм. Кожному перериванню привласнений свій біт дозволу який повинний бути встановлений разом з бітом І регістра статусу.

Молодші адреси простору пам'яті програм автоматично визначаються як вектор скидання і переривань.

Переривання з молодшими адресами мають більший рівень пріоритету.

Програмні установки адрес векторів скидання і переривань, що найчастіше використовуються

зовнішніми перериваннями EІCR (External Іnterrupt Control Regіster) визначає спрацьовування по наростаючому чи спадаючому фронту, по логічному рівні. Активація кожного з цих виводів викликає запит переривання навіть якщо вивід буде дозволений як вихід. Це забезпечує можливість організації програмного переривання.

Bit 6 - INT0: Дозвіл запиту зовнішніх переривань 0. При встановленому біту ІNT0 і встановленому біту І регістра статусу (SREG) дозволяються переривання по відповідним входах переривань. Зовнішні переривання завжди викликають переривання низьким рівнем. Активація кожного з цих виводів викликає запит переривання навіть якщо вивід буде дозволений як вихід. Це забезпечує можливість організації програмного переривання. Запит переривання по логічному рівні, якщо він дозволений, буде генерувати запит переривання доти, поки на вході буде знаходитися низький рівень.

Bit 5 – PCIE: Дозвіл запиту зовнішніх переривань за зміною стану виводів. Якщо біт PCIE встановлений в 1, й при цьому встановлений біт I регістра SREG, переривання за зміною будь-якого контакту дозволено. Які контакти будуть викликати переривання, визначається індивідуально, установкою одного з біт PCINT7–0 регістра PCMSK.

Таблиця 3 – Регістр маски переривання виводів PCINT7…0 «PCMSK»

Bits 7…0 – PCINT7…0: Маскувальні біти виводів PCINT7...0. Кожен біт з PCINT7…0 відповідає за свій вивід. Установка якого-небудь біта з PCINT7...0 дозволяє відповідному I/O виводу працювати джерелом переривання, за умови, що встановлений біт PCIE в GIMSK. Якщо будь-який біт з PCINT7…0 очищений (нуль), то відповідний I/O - вивід не працюватиме джерелом переривання.

ATtiny2313 містить три регістри введення/виведення загального призначення. Ці регістри можуть бути використані для запам'ятовування будь-якої інформації і особливо вони корисні для запам'ятовування глобальних змінних і прапорів стану. Регістри введення/виведення загального призначення GPIOR2 – GPIOR0 доступні через інструкції SBI, CBI, SBIS, і SBIC.