972

11

Таблица 3

При выполнении задания №3 рекомендуется использовать таблицу, где

последовательности двоичных и шестнадцатеричных кодов для обычного представления символов в КОИ-7 и для представления с дополнительным

старшим разрядом контроля чётности записываются в отдельные столбцы (таблица 4).

Например, при кодировании сообщения «МИКРО-ЭВМ» каждый символ представляется в коде КОИ-7 с использованием семи бит. Для шестнадцатерич-

ного представления полученных кодов в восьмой бит каждого из них необходимо добавить 0 и выполнить перевод из двоичной системы счисления в

12

шестнадцатеричную. Если при передаче данных предполагается проверка на отсутствие «сбоев» путём контроля чётности, то в восьмой (старший) бит добавляется 0 или 1 так, чтобы количество единиц при передаче каждого символа было чётным.

2.2 Логические основы микропроцессорной техники

Рекомендации к выполнению задания №4. Выполнение задания №4

поясним на примере из таблицы 1 (последний столбец). Логическое выражение записываем в дизъюнктивной нормальной форме (ДНФ). Для этого берём столько слагаемых в выражении, сколько единиц в столбце функции (в данном случае - четыре слагаемых). Каждое слагаемое представляет собой логическое произведение всех трёх аргументов, причём, если в строке аргумент равен нулю, то он берётся с инверсией, т.е. логическая функция представлена с помощью совершенной дизъюнктивной нормальной формы (СДНФ).

Полученное выражение СДНФ необходимо упростить (минимизировать), используя законы алгебры логики. В рассмотренном примере функция будет иметь вид:

F(X ,Y, Z) = (X ×Y × Z ) + (X ×Y × Z) + (X ×Y × Z) + (X ×Y × Z ) =

= X ×Y ×(Z + Z ) + X × Z ×(Y + Y ) = X ×Y + X × Z

Сначала используем распределительный закон, вынося за скобки логические произведения X ×Y и X × Z , затем - закон дополнительности

Z + Z = 1 и Y + Y = 1.

Полученное выражение СДНФ можно также минимизировать с помощью карт Карно. Карта Карно - это представление таблицы истинности логической

функции в виде прямоугольной таблицы с соответствующим числом клеток

( 2n , где n - количество логических переменных функции), каждая из которых отвечает определённой конъюнкции (произведению переменных). Значения переменных следуют так, чтобы в соседних клетках отличалась только одна из них, т.е. вместо чередования 00, 01, 10, 11 используется код Грея: 00, 01, 11, 10. В клетки карты Карно заносятся значения функции F(X,Y,Z) в соответствии с таблицей истинности (см. выше таблицу 1).

Далее на карте выделяются один или несколько прямоугольных контуров (прямоугольников), включающих возможно большее число клеток, содержащих

логическую 1. При этом контуры могут содержать 2n клеток, т.е. 1, 2, 4, 8 и т.д. Одна и та же клетка может входить в несколько контуров. В данном случае можно выделить два контура (отмечены серым цветом), которые можно условно назвать «вертикальным» и «горизонтальным» (рисунок 3).

13

Для вертикального контура можно записать

X ×Y × Z + X ×Y × Z = X ×Y (Z + Z) = X ×Y .

Для горизонтального контура можно записать

X ×Y × Z + X ×Y × Z = X × Z(Y + Y ) = X × Z .

Минимизированная ДНФ (МДНФ) функции F(X,Y,Z) записывается как

F(X ,Y , Z) = X ×Y + X × Z .

МДНФ, полученные с помощью алгебраического упрощения и карты Карно, совпадают, что позволяет сделать вывод о равнозначности этих методов.

Рекомендации к выполнению задания №5. Построение логической схемы по логическому выражению F(X ,Y , Z) = X ×Y + X × Z следует начинать с указания дизъюнктора, на выходе которого формируется соответствующий сигнал. Из выражения следует, что на входы дизъюнктора поступают сигналы с выходов двух конъюнкторов: X ×Y и X × Z . При этом входные сигналы одного

из конъюнкторов являются инвертированными ( X ×Y ), т.е. их поступление на входы конъюнктора должно предваряться инверторами. При построении логической схемы полезно указывать промежуточные результаты (рисунок 4).

Рисунок 4 − Пример логической схемы, построенной по заданному выражению F(X ,Y , Z) = X ×Y + X × Z

Таблицу истинности получают из логического выражения подстановкой значений аргументов и вычислением выражения для восьми (23) различных комбинаций исходных сигналов.

Рекомендации к выполнению задания №6. На рисунке 2, приведённом выше, представлена логическая схема двоичного счётчика импульсов, построенная с использованием трёх T-триггеров и обратными связями, организованными для двух из них.

Для обнуления счётчика перед началом работы используют специальную шину «Установка 0», к которой подключены все R-входы триггеров.

Особенность работы данного счётчика заключается в осуществлении счёта импульсов до 4, поскольку каждый пятый входной импульс будет обнулять триггеры, и счёт начнётся сначала.

Состояние триггеров (выходов) трёхразрядного двоичного счётчика представлено в таблице 11.

14

Таблица 11

Как следует из таблицы, состояние триггеров, т.е. сигналы на их выходах Q, отражают число поступивших на вход C1 импульсов (число представляется в двоичной системе счисления). Общее число возможных состояний (N) счётчика

определяется количеством использованных триггеров (n): N = 2n . В данном

случае при использовании трёхразрядного счётчика N = 23 = 8 .

Если в исходном положении все триггеры будут в состоянии «логический 0», то по окончании первого входного импульса триггер T1 перейдёт в состояние «логическая 1» (Q1=1). По окончании второго входного импульса триггер T1 переходит в состояние «логический 0» (Q1=0). По окончании импульса Q1 триггер T2 переходит в состояние «логическая 1» (Q2=1) и т.д.

После восьмого входного импульса все триггеры переходят в состояние «логический 0» и счёт повторяется.

Переключение триггеров в состояние «логическая 1» выполняется при

предварительных переключениях предыдущего триггера из состояния «логическая 1» в состояние «логический 0». Это означает, что в указанном режиме формируется сигнал переноса, вызывающий смену состояния следующего триггера.

Рекомендации к выполнению задания №7. При разработке алгоритмов рекомендуется использовать постепенную детализацию их основных действий. Как правило, общая схема вычислительного алгоритма состоит из трёх блоков:

1.Ввод исходных данных.

2.Вычисления (функциональное «ядро» алгоритма).

3.Вывод результата вычислений.

В свою очередь, функциональное «ядро» алгоритма данной задачи можно представить следующими двумя действиями:

1.Поиск минимального и максимального элементов массива.

2.Сложение минимального и максимального элементов массива.

Поиск минимального и максимального элементов массива включает следующие действия (пункты или шаги):

1.Присвоить значение первого элемента массива переменным min (используется для хранения минимального значения) и max (используется для хранения максимального значения).

15

2.Выполнить проверку условия «Все элементы массива обработаны?». Если да, то перейти к пункту 7; иначе − перейти к следующему пункту.

3.Рабочей переменной temp присвоить значение следующего элемента массива.

4.Если значение переменной temp меньше, чем значение min, то присвоить переменной min значение temp.

5.Если значение переменной temp больше, чем значение max, то присвоить переменной max значение temp.

6.Перейти на пункт 2.

7.Выполнить сложение значений, содержащихся в переменных min и max, с присвоением результата переменной sum.

При построении структурной схемы алгоритма обычно используются следующие обозначения:

∙овал − начальная и конечная точка алгоритма;

∙прямоугольник − действие (присваивание, сложение и т.п.);

∙ромб − проверка некоторого условия;

∙стрелка − передача управления.

При реализации алгоритма в виде программы на языке ассемблера следует иметь в виду, что в качестве переменных min, max, temp, sum и других, по-видимому, будут использоваться регистры. Также важным моментом реализации является формирование адреса следующего элемента массива, т.е. следующей ячейки в области оперативной памяти, представляющей массив. В

большинстве микропроцессоров поддерживается автоинкрементный метод адресации, позволяющий облегчить задачу формирования адреса следующего элемента массива.

Заключение

Выше представлен ряд рекомендаций к выполнению курсовой работы по дисциплине «Микропроцессорная техника» студентами второго курса, обучающимися по направлению подготовки бакалавра 15.03.04 − «Автоматизация технологических процессов и производств». Необходимо отметить, что первые пять заданий из предложенных семи являются базовыми и позволяют оценить качественный уровень усвоения материала, посвященного арифметическим и логическим основам микропроцессорной техники. Правильное решение пяти заданий − при условии выполнения требований к оформлению пояснительной записки и успешной защиты курсовой работы − может гарантировать студенту получение оценки «хорошо». Шестое и седьмое задания представляют собой задачи повышенной сложности. Их решение, в дополнение к первым пяти, позволяет студенту рассчитывать на получение оценки «отлично».

Пояснительная записка по курсовой работе должна быть подготовлена с помощью компьютерного набора текста, распечатана на листах писчей бумаги формата A4 и представлена в папке-скоросшивателе. Необходимые чертежи, представленные в пояснительной записке, могут быть выполнены с использованием соответствующих графических компьютерных систем.

16

Стариков Александр Вениаминович

Микропроцессорная техника

Методические указания к выполнению курсовой работы по направлению подготовки бакалавра 15.03.04 – «Автоматизация технологических процессов и производств» для очной формы обучения

Редактор С.Ю. Крохотина

ФГБОУ ВО «Воронежский государственный лесотехнический университет имени Г.Ф. Морозова»