Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
БЭМЗ полищук доки / Склад / Datasheet_LM3S6965.pdf
Скачиваний:
10
Добавлен:
21.12.2020
Размер:
6.13 Mб
Скачать

Electrical Characteristics

23.1.5Flash Memory Characteristics

Table 23-5. Flash Memory Characteristics

Parameter

Parameter Name

Min

Nom

Max

Unit

PECYC

Number of guaranteed program/erase cycles before failurea

10,000 100,000

-

cycles

TRET

Data retention at average operating temperature of 85˚C (industrial) or 105˚C

10

-

-

years

 

(extended)

 

 

 

 

TPROG

Word program time

20

-

-

µs

TERASE

Page erase time

20

-

-

ms

TME

Mass erase time

200

-

-

ms

a. A program/erase cycle is defined as switching the bits from 1-> 0 -> 1.

23.1.6Hibernation

Table 23-6. Hibernation Module DC Characteristics

Parameter

Parameter Name

Value Unit

VLOWBAT

Low battery detect voltage

2.35

V

RWAKEPU

 

internal pull-up resistor

200

kΩ

WAKE

23.2AC Characteristics

23.2.1Load Conditions

Unless otherwise specified, the following conditions are true for all timing measurements. Timing measurements are for 4-mA drive strength.

Figure 23-1. Load Conditions

pin

CL = 50 pF

GND

23.2.2Clocks

Table 23-7. Phase Locked Loop (PLL) Characteristics

Parameter

Parameter Name

Min

Nom

Max

Unit

fref_crystal

Crystal referencea

3.579545

-

8.192 MHz

fref_ext

External clock referencea

3.579545

-

8.192

MHz

fpll

PLL frequencyb

-

400

-

MHz

TREADY

PLL lock time

-

-

0.5

ms

a.Theexactvalueisdeterminedbythecrystalvalueprogrammedintothe XTAL fieldofthe Run-Mode Clock Configuration (RCC) register.

b.PLL frequency is automatically calculated by the hardware based on the XTAL field of the RCC register.

572

November 16, 2008

Preliminary

LM3S6965 Microcontroller

Table 23-8. Clock Characteristics

Parameter

Parameter Name

Min

Nom

Max

Unit

fIOSC

Internal 12 MHz oscillator frequency

8.4

12

15.6

MHz

fIOSC30KHZ

Internal 30 KHz oscillator frequency

21

30

39

KHz

fXOSC

Hibernation module oscillator frequency

-

4.194304

-

MHz

fXOSC_XTAL

Crystal reference for hibernation oscillator

-

4.194304

-

MHz

fXOSC_EXT

External clock reference for hibernation module

-

32.768

-

KHz

fMOSC

Main oscillator frequency

1

-

8.192

MHz

tMOSC_per

Main oscillator period

125

-

1000

ns

fref_crystal_bypass

Crystal reference using the main oscillator (PLL in BYPASS mode)

1

-

8.192

MHz

 

a

 

 

 

 

fref_ext_bypass

External clock reference (PLL in BYPASS mode)a

0

-

50

MHz

fsystem_clock

System clock

0

-

50

MHz

a. The ADC must be clocked from the PLL or directly from a 14-MHz to 18-MHz clock source to operate properly.

Table 23-9. Crystal Characteristics

Parameter Name

 

Value

 

Units

Frequency

8

6

4

3.5

MHz

Frequency tolerance

±50

±50

±50

±50

ppm

Aging

±5

±5

±5

±5

ppm/yr

Oscillation mode

Parallel

Parallel

Parallel

Parallel

-

Temperature stability (-40°C to 85°C)

±25

±25

±25

±25

ppm

Temperature stability (-40°C to 105°C)

±25

±25

±25

±25

ppm

Motional capacitance (typ)

27.8

37.0

55.6

63.5

pF

Motional inductance (typ)

14.3

19.1

28.6

32.7

mH

Equivalent series resistance (max)

120

160

200

220

Shunt capacitance (max)

10

10

10

10

pF

Load capacitance (typ)

16

16

16

16

pF

Drive level (typ)

100

100

100

100

µW

23.2.3JTAG and Boundary Scan

Table 23-10. JTAG Characteristics

Parameter No.

Parameter

Parameter Name

Min Nom Max Unit

J1

fTCK

TCK operational clock frequency

0

-

10

MHz

J2

tTCK

TCK operational clock period

100

-

-

ns

J3

tTCK_LOW

TCK clock Low time

-

tTCK

-

ns

J4

tTCK_HIGH

TCK clock High time

-

tTCK

-

ns

J5

tTCK_R

TCK rise time

0

-

10

ns

J6

tTCK_F

TCK fall time

0

-

10

ns

J7

tTMS_SU

TMS setup time to TCK rise

20

-

-

ns

J8

tTMS_HLD

TMS hold time from TCK rise

20

-

-

ns

J9

tTDI_SU

TDI setup time to TCK rise

25

-

-

ns

J10

tTDI_HLD

TDI hold time from TCK rise

25

-

-

ns

November 16, 2008

573

Preliminary

Electrical Characteristics

Parameter No.

 

 

 

 

 

 

Parameter

Parameter Name

 

 

 

 

 

 

 

 

 

 

 

Min Nom Max Unit

J11

TCK fall to Data Valid from High-Z

 

 

 

 

 

 

 

 

2-mA drive

 

 

 

 

 

 

 

 

 

 

 

-

23

 

 

 

35

 

ns

t TDO_ZDV

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4-mA drive

 

 

 

 

 

 

 

 

 

 

 

 

 

 

15

 

 

 

26

 

ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8-mA drive

 

 

 

 

 

 

 

 

 

 

 

 

 

 

14

 

 

 

25

 

ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8-mA drive with slew rate control

 

 

 

18

 

 

 

29

 

ns

J12

TCK fall to Data Valid from Data Valid

 

 

 

 

 

 

 

 

2-mA drive

 

 

 

 

 

 

 

 

 

 

 

-

21

 

 

 

35

 

ns

t TDO_DV

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4-mA drive

 

 

 

 

 

 

 

 

 

 

 

 

 

 

14

 

 

 

25

 

ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8-mA drive

 

 

 

 

 

 

 

 

 

 

 

 

 

 

13

 

 

 

24

 

ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8-mA drive with slew rate control

 

 

 

18

 

 

 

28

 

ns

J13

TCK fall to High-Z from Data Valid

 

 

 

 

 

 

 

 

2-mA drive

 

 

 

 

 

 

 

 

 

 

 

-

9

 

 

 

11

 

ns

t TDO_DVZ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4-mA drive

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7

 

 

 

9

 

ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8-mA drive

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6

 

 

 

8

 

ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8-mA drive with slew rate control

 

 

 

7

 

 

 

9

 

ns

J14

 

 

 

 

 

 

 

 

 

 

 

tTRST

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

assertion time

 

 

 

 

 

 

 

 

 

 

 

100

-

 

 

 

-

 

ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TRST

 

 

 

 

 

 

 

 

 

 

 

J15

 

 

 

 

 

 

 

 

tTRST_SU

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

setup time to TCK rise

10

-

 

 

 

-

 

ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TRST

Figure 23-2. JTAG Test Clock Input Timing

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TCK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Figure 23-3. JTAG Test Access Port (TAP) Timing

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TCK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J7

 

 

 

 

 

J8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J7

 

 

 

 

 

 

J8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TMS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TMS

Input Valid

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TMS

Input Valid

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TDI

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J9

 

 

 

 

 

 

J10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J9

 

 

 

 

 

 

J10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TDI Input Valid

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TDI Input Valid

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J12

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J13

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TDO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TDO Output Valid

 

 

 

 

 

 

 

 

 

 

 

 

 

TDO Output Valid

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

574

November 16, 2008

Preliminary

LM3S6965 Microcontroller

Figure 23-4. JTAG TRST Timing

TCK

J14J15

TRST

23.2.4Reset

Table 23-11. Reset Characteristics

Parameter No. Parameter

Parameter Name

Min

Nom Max Unit

R1

VTH

Reset threshold

-

2.0

-

V

R2

VBTH

Brown-Out threshold

2.85

2.9

2.95

V

R3

TPOR

Power-On Reset timeout

-

10

-

ms

R4

TBOR

Brown-Out timeout

-

500

-

µs

R5

TIRPOR

Internal reset timeout after POR

6

-

11

ms

R6

TIRBOR

Internal reset timeout after BORa

0

-

1

µs

R7

TIRHWR

Internal reset timeout after hardware reset (

 

pin)

0

-

1

ms

RST

R8

TIRSWR

Internal reset timeout after software-initiated system reset a

2.5

-

20

µs

R9

TIRWDR

Internal reset timeout after watchdog reseta

2.5

-

20

µs

R10

TVDDRISE

Supply voltage (VDD) rise time (0V-3.3V)

-

-

250

ms

R11

TMIN

Minimum

 

pulse width

2

-

-

µs

RST

a. 20 * t MOSC_per

 

 

 

 

 

 

 

 

 

 

Figure 23-5. External Reset Timing (RST)

RST

R11R7

/Reset

(Internal)

November 16, 2008

575

Preliminary

Соседние файлы в папке Склад