1. Регистры ммх

Расширение ММХ использует восемь 64-битных регистра MM0 – MM7, физически размещающихся в поле мантиссы восьми регистров FPU R0 – R7. При записи числа в ММ i поле экспоненты Ri [64-79] заполняется единицами. Кроме того, поле TOP регистра SR FPU и весь регистр тегов TW обнуляются. Поэтому нельзя одновременно пользоваться командами FPU и командами ММХ. При необходимости этого следует пользоваться командами FSAVE / FRSTOR при переходе от команды FPU к ММХ и обратно для сохранения и восстановления регистров FPU или ММХ соответственно.

2. Типы данных

Расширение ММХ использует 4 новых типа данных:

1. Учетверенное слово (64-битное число).

2. Упакованные двойные слова (два 32-битных двойных слова, упакованных в 64-битное данное).

3. Упакованные слова (четыре 16-битных слова, упакованных в 64-битное данное).

4. Упакованные байты (восемь байт, упакованных в 64-битное данное).

Отличительные особенности обработки данных:

1. Перемещение данных в память или в регистры осуществляется в упакованном виде, а логическая или арифметическая обработка выполняются над каждым элементом (полем) отдельно.

2. Арифметические операции в ММХ используют специальный способ обработки переполнения, который называется «насыщение». Если результат операции больше (меньше) максимального (минимального) значения соответствующего типа данных, то его полагают равным этому максимальному (минимальному) значению. Так, при операциях с цветом насыщение позволяет сохранять чисто белый цвет при переполнении и чисто черный при антипереполнении, а обычная арифметика привела бы к инверсии цвета.

3. Команды ммх

(Кроме пересылок все остальные команды начинаются с буквы P.)

1. Пересылка

MOVD d, s – пересылка двойных слов.

Если приемник – регистр ММХ, двойное слово записывается в его младшую половину (биты 0 – 31), если источник – регистр ММХ, в приемник записывается младшее двойное слово этого регистра.

MOVQ d, s – пересылка учетверенных слов.

2. Преобразование типов (упаковка со знаковым насыщением).

PACKSSWB d, s – упаковывает и насыщает слова со знаком в байты.

Четыре слова, находящиеся в приемнике (регистре ММХ), копируются в четыре младших байта приемника, а четыре слова источника (регистр ММХ или переменная) копируются в старшие четыре байта приемника. Если значение какого-либо слова больше 127 или меньше -128, в байт помещается число +127 или –128 соответственно.

PACKSSDW d, s – упаковывает и насыщает двойные слова со знаком в слова.

Аналогично, два двойных слова из приемника копируются в два младших слова приемника, а два двойных слова из источника копируются в старшие два слова приемника.

3. Распаковка и объединение старших элементов.

PUNPCKHBW d, s – распаковка байтов и объединение в слова,

PUNPCKHWD d, s – распаковка слов и объединение в двойные слова,

PUNPCKHDQ d, s – распаковка двойных слов и объединение в учетверенное слово.

Команды распаковывают старшие элементы источника (регистр ММХ или переменная) и приемника (регистр ММХ) и записывают их в приемник через один.

Пример:

4. Арифметические операции.

PADDB/W/D d, s – сложение отдельных байтов/слов/двойных слов без учета переноса

PADDSB/W d, s – сложение с насыщением

PADDUSB/W d, s – сложение без учета знака с насыщением

Аналогичные команды имеются для операций вычитания (PSUBB/W/D, PSUBSB/W, PSUBUSB/W).

PMULHW d, s – умножение с фиксацией старших слов результатов

PMULLW d, s – умножение с фиксацией младших слов результатов

Эти команды умножают каждое из 4 слов источника на соответствующее слово приемника. Затем старшее (младшее) слово каждого из результатов записывается в соответствующую позицию приемника.

PMADDWD d, s – умножение со сложением.

Каждое из четырех слов источника умножается на соответствующее слово приемника. Произведения двух старших пар слов складываются и их сумма записывается в старшее двойное слово приемника, а сумма произведений двух младших пар слов записывается в младшее двойное слово приемника (команда применяется при реализации алгоритмов фильтрации изображений и т.п.).

5. Сравнения.

PCMPEQB/PCMPEQW/PCMPEQD d, s – сравнение на равенство

Команды сравнивают отдельные байты/слова/двойные слова источника и приемника и в случае их равенства соответствующий элемент приемника заполняется единицами, а иначе – нулями.

PCMPGTB/PCMPGTW/PCMPGTD d, s – сравнение на больше .

Команды аналогичны предыдущим, но заполнение приемника единицами происходит, если элемент приемника больше элемента источника.

6. Логические команды.

PAND d, s – логическое И

PANDN d, s – логическое НЕ-И (штрих Шеффера)

POR d, s – логическое ИЛИ

PXOR d, s – логическое исключающее ИЛИ

Команды выполняют побитовые логические операции над источником и приемником и сохраняют результирующие биты в приемнике.

П1.10. Расширение AMD 3DNow!

В процессорах AMD, начиная с AMD 3D, появилось расширение ММХ-команд для обработки как целых, так и пары упакованных 32-битных вещественных чисел:

- дополнительный тип данных: – упакованные 32-битные вещественные числа;

- дополнительный набор команд над этими данными (начинаются с PF: P – это MMX, а F –- float);

- дополнительный набор команд над обычными ММХ-типами данных (упакованными целыми числами).

Дополнительный набор команд расширения AMD 3DNow! включает:

- команды преобразования упакованных целых чисел в упакованные вещественные и обратно;.

- команды сложения, вычитания, сравнения и умножения упакованных вещественных чисел;

- команды вычисления среднего арифметического для упакованных 8-битных целых чисел без знака;

- команды деления и вычисления квадратного корня по итерационным формулам;

- некоторые другие команды.

П1.11. Команды потокового расширения SSE, SSE2

Команды потокового расширения SSE (Streaming SIMD Extension) появились в процессорах фирмы Intel, начиная с Pentium III, для дополнения набора групповых операций над упакованными целыми числами и выполнения групповых операций над упакованными 32-битными вещественными числами:

- обработка групп целых чисел, упакованных в 64- и 128-битные слова;

- обработка одной пары вещественных чисел одинарной (32 бит) или двойной (64 бита) точности;

- обработка 4 пар вещественных чисел одинарной или 2 пар – двойной точности.

Команды реализуются на дополнительном блоке XMM из восьми 128-битных регистров, названных ХММ0-ХММ7. При выполнении SSE – команд традиционное оборудование FPU не используется, что позволяет эффективно смешивать их с командами FPU. Дальнейшее развитие технологии SSE в процессорах Pentium 4 вылилось в набор команд SSE2, включающих 271 команду, для выполнения различных арифметических и логических операций с обработкой за 1 такт до 4 32-битных чисел с плавающей запятой, упакованных в 128-битное слово.