2

Лекция № 16

Тема: «БИС памяти. Организация обмена данными»

Текст лекции по дисциплине: «Цифровые устройства и

микропроцессоры»

Калининград

2016 г

Содержание

Введение.

Учебные вопросы (основная часть):

1. Микросхемы памяти

2. Принципы организации обмена данными

Заключение

Литература:

Дополнительная литература

Л5. Угрюмов Е.П.. Цифровая схемотехника. Уч. пособие для вузов – СПб.: БХВ-Петербург, 2004. с. 195-243

Л6. Брамер Ю. А. Цифровые устройства: Учеб. пособие для вузов/ Ю.А.Брамер, И.Н.Пащук. – М.: Высш. шк., 2004. с. 297 305

Л7. В.В.Корнеев, А.В.Киселев «Современные микропроцессоры». М.- НОЛИДЖ, 2003г. с. 16-22

Учебно-материальное обеспечение:

1. Полилюкс

2. Слайды

Текст лекции Введение

Увеличение быстродействия микропроцессоров повышает требования к пропускным способностям остальных подсистем компьютера и, прежде всего, к быстродействию подсистемы памяти. Разработчики используют более быстродействующую и, соответственно, более дорогую память в наиболее «ответственных» узлах системы. Широко применяется многоуровневая иерархическая архитектура памяти, где на верхнем уровне иерархии расположена более быстродействующая кэш-память, в которую в процессе вычислений помещаются интенсивно используемые фрагменты программного кода и обрабатываемых данных. В реальных системах используется от 1 до 4 уровней кэш-памяти. Причем кэш-память первого уровня, как правило, располагается на кристалле микропроцессора и работает с его же тактовой частотой, а кэш-память второго и следующих уровней обычно располагается вне кристалла микропроцессора и строится на базе быстродействующих микросхем памяти.

1. Микросхемы памяти Основные виды памяти

В настоящее время наиболее распространенными являются энергозависимые, теряющие хранимую информацию при снятии питания, статические и динамические микросхемы памяти.

Статические микросхемы памяти запоминают биты данных в триггерах, что требует 4 — 6 транзисторов для хранения бита.

Динамическая память использует для запоминания бита информации состояния конденсатора «заряжен — не заряжен». Так как при этом необходим только электронный ключ для управления разрядом и зарядом конденсатора, объем оборудования для хранения бита в четыре раза меньше, чем в статической памяти. Однако динамическая память, в отличие от статической, требует регенерации, предотвращающей потерю информации из-за разряда конденсатора током утечки. Регенерация заключается в считывании состояния заряда конденсатора и восстановлении этого состояния посредством последующей записи. Регенерация требует дополнительного времени в цикле обращения к памяти, что снижает ее пропускную способность.

Статическая память

Классификация статической памяти:

Статическая память по режимам работы делится на

• асинхронную,

• тактируемую

• синхронную (конвейерную)

Статические ОЗУ (SRAM), как правило, имеют структуру 2DM, часть их при небольшой информационной емкости строится по структуре 2D.

Запоминающими элементами статических ОЗУ служат триггеры с цепями установки и сброса. В связи с этим статические ОЗУ называют также триггерными. Триггеры можно реализовать по любой схемотехнологии (ТТЛ(Ш), И²Л, ЭСЛ, n-МОП, КМОП, AsGa и др.), соответственно которой существуют разнообразные схемы ЗУ. Различие в параметрах этих ЗУ отражает специфику той или иной схемотехнологии. В последнее время наиболее интенсивно развиваются статические ЗУ, выполненные по схемотехнологии КМОП, которая по мере уменьшения топологических норм технологического процесса приобретает высокое быстродействие при сохранении своих традиционных преимуществ.

Среди отечественных серий микросхем хорошо развитыми являются серии К537 технологии КМОП и К132 технологии n-МОП.

Запоминающий элемент ЗУ на n-МОП транзисторах (Рис. 1) представляет собой RS-триггер на транзисторах Т1 и Т2 с ключами выборки Т3 и Т4. При обращении к данному ЗЭ появляется высокий потенциал на шине выборки ШВ_i (через i, j соответственно обозначены номера строки и столбца, на пересечении которых расположен ЗЭ_ij). Этот потенциал открывает ключи выборки (транзисторы Т3, Т4) по всей строке, и выходы триггеров строки соединяются со столбцовыми шинами считывания-записи. Одна из столбцовых шин связана с прямым выходом триггера (обозначена через D_j), другая — с инверсным ( ). Через столбцовые шины можно считывать состояние триггера (штриховыми линиями показан дифференциальный усилитель считывания). Через них же можно записывать данные в триггер, подавая низкий потенциал логического нуля на ту или иную шину.

Рис. 1 Схема триггерного запоминающего элемента на n-МОП транзисторах

При подаче нуля на выход снижается стоковое напряжение транзистора Т1, что запирает транзистор Т2 и повышает напряжение на его стоке. Это открывает транзистор Т1 и фиксирует созданный на его стоке низкий уровень даже после снятия сигнала записи. Триггер установлен в состояние логической единицы. Аналогичным образом нулевым сигналом по шине D_j можно установить триггер в нулевое состояние. При выборке строки со своими столбцовыми шинами соединяются все триггеры строки, но только одна пара шин связывается с выходными цепями считывания или входной цепью записи в соответствии с адресом столбца.

Резисторы r служат для уменьшения емкостных токов в моменты открывания ключевых транзисторов и реализуются как части диффузионных областей этих транзисторов.

а)	б)
Рис. 2 Варианты нагрузок для схемы триггера

В качестве нагрузки могут быть использованы двухполюсники, показанные Рис. 2, а. В первом случае это n-МОП транзистор со встроенным каналом и нулевым напряжением затвора, т.е. обычный элемент нагрузки в схемах с n-каналом.

Стремление к режиму микротоков привело к схеме с нагрузочным поликремниевым резистором (второй случай, нагрузка типа Рис. 2, б). Высокоомные нагрузочные резисторы изготовляются из поликристаллического кремния и пространственно расположены над областью транзисторов, что придает схеме также и высокую компактность. Режим микротоков нужен для кристаллов высокого уровня интеграции, но создает и ряд трудностей, в первую очередь низкую скорость переключения триггера (микротоки не в состоянии быстро перезаряжать паразитные емкости схемы) и маломощность выходных сигналов. Первый недостаток преодолевается тем, что триггер переключается под воздействием мощных сигналов записи информации через ключевые транзисторы, а не за счет только внутренних токов цепей обратных связей. Вторая особенность требует применения высокочувствительных усилителей считывания. Это объясняет использование так называемых усилителей-регенераторов в статических ЗУ (ранее они были характерны только для динамических).

Рассмотрим различные виды статической памяти, используемые при построении современных цифровых устройств.

1. Статическая память — SRAM (Static Random Access Memory) имеет время выборки данных 15 — 20 нс и используется, как правило, для построения кэш-памяти.

В простейших организациях кэш-памяти применяется асинхронный режим работы, при котором процессор посылает адрес в кэш-память, кэш производит поиск адреса и, передает требуемые данные. В начале каждого обращения, как правило, используется дополнительный цикл для просмотра тегов. Для асинхронной статической памяти групповая операция чтения данных описывается формулой 3-2-2-2, для операции записи формула имеет вид 4-3-3-3.

2. Синхронный кэш буферизует поступающие адреса. В течение первого такта SRAM запоминает запрашиваемый адрес в регистре. Во время второго такта извлекает и пересылает данные. Поскольку адрес данных хранится в регистре, синхронная статическая память SRAM может получать следующий адрес, пока процессор принимает данные предыдущего запроса. Последовательные элементы данных синхронная SRAM может объединять в «пакеты», не принимая и не дешифрируя дополнительные адреса от процессора. Время доступа для такой памяти уменьшается на 15 — 20% по сравнению с асинхронной и составляет около 10 нс.

3. Для снижения времени выполнения групповых операций чтения-записи используется конвейерный режим обмена пакетами данных. Память, поддерживающая такой режим, получила название конвейеризированной пакетной (Pipelined Burst SRAM). Конвейеризация заключается в добавлении выходного буфера, в который помещаются прочитанные из ячеек памяти данные. Последовательные обращения по чтению из памяти осуществляются быстрее, без задержек на обращение к матрице памяти для получения следующего элемента данных. В случае Pipelined Burst SRAM формулы для операций чтения и записи имеют вид 3-1 -1 -1.

4. В некоторых случаях проблему повышения быстродействия основной памяти разработчики пытаются решить, встраивая кэш-память в микросхемы динамической памяти. Такой вариант памяти компании Mitsubishi получил название CDRAM (Cashed DRAM). Для данной памяти каждая 4- или 16-мегабитовая микросхема памяти содержит 16 Кбайт быстрой кэш-памяти. Обмен между динамической и статической памятями осуществляется 128-разрядными словами. Выпускаемый компанией Ramtron тип памяти — EDRAM (Enhanced DRAM) содержит 8 Кбайт кэш-памяти для каждых 4 Мбит динамической памяти. Обмен осуществляется 2048-разрядными словами. Благодаря высокому быстродействию CDRAM и EDRAM обычно используются в системах без кэш-памяти 2-го уровня.

Как видим, основным параметром памяти является время доступа.

Область применения относительно дорогостоящих статических ОЗУ в системах обработки информации определяется их высоким быстродействием. В частности, они широко используются в кэш-памяти, которая при сравнительно малой емкости должна иметь максимальное быстродействие.