2.2. Интегральные микросхемы преобразователей кодов, шифраторов и дешифраторов

Промышленность выпускает большое количество различных микросхем преобразователей кодов, шифраторов и дешифраторов, некоторые из которых приведены в табл. 33.

Таблица 33. Интегральные микросхемы преобразователей кодов, шифраторов и дешифраторов.

Наименование микросхемы	Функциональное назначение	Кол-во входов	Кол-во выходов
К155ИД1	Высоковольтный дешифратор для управления газоразрядными индикаторами	4	10
К555ИДЗ	Полный дешифратор 4X16 со стробированием	4	16
К555ИД4	Сдвоенный дешифратор 2x4 со стробированием	2	8
К555ИЛ5	Сдвоенный дешифратор 2x4 с открытым коллекторным выходом	2	8
К-555ИД6	Дешифратор 4X10	4	10
К155ИД8	Преобразователь кода для управления светодиодной матрицей 7x5	4	18
К555ИДЮ	Дешифратор 4x10 с открытым коллекторным выходом	4	10
К155ИДП	Преобразователь кода для управления шкальным индикатором с заполнением	3	8
К155ИД12	Преобразователь кода для управления шкальным индикатором с одной точкой	3	8
К155ИД13	Преобразователь кода для управления шкальным индикатором с двумя точками	3	8
1531ИД14	Сдвоенный дешифратор 2x4 со стробированием	2x2	4X4
К155ИД15	Преобразователь кода для управления шкальным индикатором	4	5
К555ИВ1	Приоритетный шифратор 8X3	8	3
К533ИВ2	Приоритетный шифратор 8хз с тремя состояниями на выходе	8	3
К555ИВЗ	Приоритетный шифратор 10X4	10	4
К155ПР6	Преобразователь двоично-десятичного кода в двоичный	6	8
К155ПР7	Преобразователь двоичного кода в двоично-десятичный	6	6

На базе микросхем, приведенных в табл. 33, возможно проектирование преобразователей кодов, шифраторов и дешифраторов различной степени сложности. Кроме приведенных специализированных микросхем иногда используют программируемые запоминающие устройства, которые применяют для вывода различных символов на экран монитора при управлении от двоичного кода. К таким элементам относятся микросхемы ПЗУ типа К155РЕ21...К155РЕ24, которые используются в качестве преобразователей двоичного кода в код русского, латинского алфавита, код арифметических и дополнительных символов.

Приложения

Двоично-десятичная арифметика

Взвешенные коды

В некоторых случаях в вычислительных машинах сам процесс вычислений, связанный с обработкой данных, поступающих в машину, бывает очень прост, но многочисленность данных, которые необходимо обрабатывать, создает большие затруднения. В таких случаях бывает очень неудобно переводить данные в двоичную форму, выполнять вычисление, а затем результат переводить обратно в десятичную форму, поскольку основное время при этом может тратиться на указанные переводы, а не на вычисления. Поэтому в некоторых машинах по обработке данных для представления десятичных цифр используется не двоичная система счисления, а двоичное кодированное представление чисел, значительно упрощающее перевод в десятичную форму. В следующей таблице приведено несколько таких кодированных представлений десятичных чисел.

Таблица 34

Десятичные числа	8421 (двоичный код)	Код Грея	2421	5211	Остаток 3	Два-из-пяти	Код Джонсона
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15	0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111	0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000	0000 0001 0010 0011 0100 1011 1100 1101 1110 1111	0000 0001 0100 0110 0111 1000 1001 1011 1110 1111	0011 0100 0101 0110 0111 1000 1001 1010 1011 1100	00011 00101 00110 01001 01010 01100 10001 10010 10100 11000	00000 00001 00011 00111 01111 11111 11110 11100 11000 10000

В этой таблице показаны только некоторые из наиболее распространенных способов кодирования, и кроме них существуют другие коды представления чисел. Заметим, что для кодирования десятичных цифр требуется по крайней мере 4 двоичные цифры, и, таким образом, 6 из 16 возможных комбинаций из 4 позиций в двоичном коде десятичных цифр не используются. Такая неэкономичность в использовании кодовых комбинаций приводит к тому, что при представлении больших десятичных чисел двоичными кодами требуется больше двоичных цифр, чем при использовании представления в двоичной системе счисления.

Рассмотрим, например, десятичное число 8500. При использовании кода 8421 на запись 8500 = 1000010100000000 будет затрачено 16 двоичных цифр. При представлении в двоичной системе счисления на запись будет затрачено только 14 двоичных цифр:

8500 = 10000100110100.

Можно показать, что в общем случае на каждые 4 двоичные цифры при кодированном представлении десятичных чисел приходится приблизительно 3.32 двоичной цифры при представлении в двоичной системе счисления. Действительно, для представления одной десятичной цифры в двоичной форме необходимо иметь 10 различных возможностей. Это требует x двоичных цифр, где 2 x = 10. Таким образом, , что приблизительно равно 3.32.

Другим недостатком при использовании двоичных кодов представления десятичных чисел является то, что выполнение арифметических операций становится более сложным, чем при представлении в двоичной системе счисления. Тем не менее, при некоторых операциях, по обработке данных кодированное представление чисел часто более удобно просто в силу того, что при этом практически отсутствует перевод представления чисел.

Код два-из-пяти (см. таблицу) хотя и использует не четыре, а пять цифр, однако имеет то преимущество, что обнаруживает одиночные ошибки. При появлении в какой-либо цифре ошибки (типа 0 перешел в 1 либо 1 перешла в 0) последняя немедленно обнаруживается, поскольку либо три цифры из пяти станут равными 1, либо только одна цифра из пяти будет равна 1. Более сложные способы кодирования, разработанные для исправления или обнаружения большего числа ошибок, здесь рассматриваться не будут.

Часто бывает необходимым, чтобы лексикографически (т.е. по алфавиту или по возрастанию) упорядоченные символы при двоичном кодировании различались минимальным количеством разрядов. Коды, удовлетворяющие этому условию, называются кодами Грея или одношаговыми кодами. В таблице 34 приведены значения кода Грея для десятичных цифр (для сравнения также указан их прямой код, значения которого тоже упорядочены).

Операции двоично-десятичной арифметики

Операции двоично-десятичной арифметики выполняются в два этапа:

- двоично-десятичные числа обрабатываются как двоичные коды;

- выполняется коррекция результата с целью получения двоично-десятичного числа. Обработка двоично-десятичных чисел в компьютере выполняется побайтно. При этом надо учитывать следующие флаги F - перенос между байтами, AF - вспомогательный перенос (между двоично-десятичными цифрами в байте).

Сложение

Как было отмечено ранее операция выполняется в два этапа: сложение и коррекция. После сложения в тетрадах может оказаться недопустимая комбинация или из тетрады может возникнуть перенос. Алгоритм коррекции состоит из двух шагов:

1) если AF = 1 или младшая тетрада меньше 9, но больше 15, то к ней прибавляется код 6. Возникающий перенос прибавляется к старшей тетраде;

2) если CF = 1 или старшая тетрада содержит недопустимую комбинацию, то к результирующему байту прибавляется код 60h.

Вычитание

Данная операция также выполняется в два этапа: вычитание и коррекция, обусловленная возможностью заема при вычитании или получения недопустимых значений результата. Эта коррекция также состоит из двух частей:

1) если AF = 1 или младшая тетрада содержит недопустимую комбинацию, то из нее вычитается код 6b (прибавляется код 10b). Флаги AF и CF устанавливаются в соостветствии с правилами установки флагов при вычитании;

2) если CF = 1 или старшая тетрада содержит недопустимую комбинацию, то из нее также вычитается код 6b (прибавляется код 10b).

Получить результат операции можно двумя способами. В первом случае к текущему результату прибавляется код 66h, и результат такого сложения переводится в обратный код. Во втором случае начала имеет место перевод в обратный код текущего результата, а затем прибавление к нему кода AAh.

Пример: проектирование дешифратора семисегментного на основе элементов «ИЛИ - НЕ» для выхода a

Запишем таблицу состояний для выхода a.

Таблица 35

№	x4	x3	x2	x1	a
1	2	3	4	5	6
0	0	0	0	0	1
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	1
8	1	0	0	0	1

Продолжение таблицы 35

1	2	3	4	5	6
9	1	0	0	1	1
10	1	0	1	0	*
11	1	0	1	1	*
12	1	1	0	0	*
13	1	1	0	1	*
14	1	1	1	0	*
15	1	1	1	1	*

Составим топологическую карту Карно-Вейча для переключательной функции выхода f (таблица 36) и минимизируем ее [2].

Таблица 36 – карта Карно-Вейча для выхода a

Минимизированная переключательная функция выхода a имеет вид:

.

Перепишем полученные минимизированные функции по правилам булевой алгебры для элементов ИЛИ-НЕ.

Схема семисегментного дешифратора для выхода a на базе элементов «ИЛИ - НЕ» представлена на рис. 17.

Рис. 17. Схема дешифратора

Задания для практических работ

1. Минимизировать логическую функцию, построить принципиальную схему для следующих вариантов:

2. Инвертировать логические функции по п. 1, представить в базисе И–НЕ и исследовать.

3. Провести анализ заданной принципиальной схемы по рис. 18, где, соответственно, а – мультиплексор, б – селектор, в – сумматор, г – преобразователь прямого кода в дополнительный.

Рис. 18. Схемы к практическим заданиям.

Задания для расчетно-графических работ.

1. Разработать 4-х разрядный дешифратор кода Грея (входные сигналы – двоичный код, выходные – код Грея) на базе элементов И-НЕ.

2. Разработать 4-х разрядный дешифратор кода Грея (входные сигналы – двоичный код, выходные – код Грея) на базе элементов ИЛИ-НЕ.

3. Разработать 4-х разрядный шифратор кода Грея (входные сигналы – код Грея, выходные – двоичный код) на базе элементов И-НЕ.

4. Разработать 4-х разрядный шифратор кода Грея (входные сигналы – код Грея, выходные – двоичный код) на базе элементов ИЛИ-НЕ.

5. Разработать дешифратор семисегментный для сегментов b и c на базе элементов И-НЕ.

6. Разработать дешифратор семисегментный для сегментов b и c на базе элементов ИЛИ-НЕ.

7. Разработать дешифратор семисегментный для сегментов d и e на базе элементов И-НЕ.

8. Разработать дешифратор семисегментный для сегментов d и e на базе элементов ИЛИ-НЕ.

9. Разработать дешифратор семисегментный для сегментов f и g на базе элементов И-НЕ.

10. Разработать дешифратор семисегментный для сегментов f и g на базе элементов ИЛИ-НЕ.

11. Разработать дешифратор кода 2421 (входные сигналы – двоичный код, выходные – код 1242) на базе элементов И-НЕ.

12. Разработать дешифратор кода 2421 (входные сигналы – двоичный код, выходные – код 1242) на базе элементов ИЛИ-НЕ.

13. Разработать дешифратор кода Джонсона (входные сигналы – двоичный код, выходные – код Джонсона) на базе элементов И-НЕ.

14. Разработать дешифратор кода Джонсона (входные сигналы – двоичный код, выходные – код Джонсона) на базе элементов ИЛИ-НЕ.

15. Разработать шифратор кода Джонсона (входные сигналы – код Джонсона, выходные – двоичный код) на базе элементов И-НЕ.

16. Разработать шифратор кода Джонсона (входные сигналы – код Джонсона, выходные – двоичный код) на базе элементов ИЛИ-НЕ.

17. Разработать 6-х разрядную схему контроля четности (входные сигналы – двоичный код, выходные – '0', если количество единиц на входах четное) на базе элементов И-НЕ.

18. Разработать 6-х разрядную схему контроля четности (входные сигналы – двоичный код, выходные – '0', если количество единиц на входах четное) на базе элементов ИЛИ-НЕ.

19. Разработать сумматор двух двухразрядных двоичных чисел (входные сигналы – два числа в двоичном коде, выходные – сумма, в двоичном коде) на базе элементов И-НЕ.

20. Разработать сумматор двух двухразрядных двоичных чисел (входные сигналы – два числа в двоичном коде, выходные – сумма, в двоичном коде) на базе элементов ИЛИ-НЕ.

21. Разработать сравнивающее устройство двух двухразрядных двоичных чисел (входные сигналы – два числа в двоичном коде, выходные – '>', '<','=') на базе элементов И-НЕ.

22. Разработать сравнивающее устройство двух двухразрядных двоичных чисел (входные сигналы – два числа в двоичном коде, выходные – '>', '<','=') на базе элементов ИЛИ-НЕ.

23. Разработать дешифратор кода 5211 (входные сигналы – двоичный код, выходные – код 5211) на базе элементов И-НЕ.

24. Разработать дешифратор кода 5211 (входные сигналы – двоичный код, выходные – код 5211) на базе элементов ИЛИ-НЕ.

25. Разработать дешифратор кода Остаток 3 (входные сигналы – двоичный код, выходные – код Остаток 3) на базе элементов И-НЕ.

26. Разработать дешифратор кода Остаток 3 (входные сигналы – двоичный код, выходные – код Остаток 3) на базе элементов ИЛИ-НЕ.

27. Разработать дешифратор кода Два-из-пяти (входные сигналы – двоичный код, выходные – код Два-из-пяти) на базе элементов И-НЕ.

28. Разработать дешифратор кода Два-из-пяти (входные сигналы – двоичный код, выходные – код Два-из-пяти) на базе элементов ИЛИ-НЕ.

29. Разработать 3-х разрядный асинхронный счетчик (входные сигналы – тактовый, сброс, выходные – двоичный код) на базе элементов И-НЕ.

30. Разработать 3-х разрядный асинхронный счетчик (входные сигналы – тактовый, сброс, выходные – двоичный код) на базе элементов ИЛИ-НЕ.

31. Разработать 3-х разрядный синхронный счетчик (входные сигнал – тактовый, выходные – двоичный код) на базе элементов И-НЕ.

32. Разработать 3-х разрядный синхронный счетчик (входные сигнал – тактовый, выходные – двоичный код) на базе элементов ИЛИ-НЕ.

33. Разработать 3-х разрядный реверсивный счетчик (входные сигналы – тактовый, направление счета, выходные – двоичный код) на базе элементов И-НЕ.

34. Разработать 3-х разрядный реверсивный счетчик (входные сигналы – тактовый, направление счета, выходные – двоичный код) на базе элементов ИЛИ-НЕ.

35. Разработать 3-х разрядный сдвиговый регистр (входные сигналы – тактовый, 1 вход для данных, выходные – 3 разряда двоичный код) на базе элементов И-НЕ.

36. Разработать 3-х разрядный сдвиговый регистр (входные сигналы – тактовый, 1 вход для данных, выходные – 3 разряда двоичный код) на базе элементов ИЛИ-НЕ.

37. Разработать 3-х разрядный параллельный регистр (входные сигналы – тактовый, 3 разряда двоичный код, выходные – 3 разряда двоичный код, синхронизация по спаду тактового сигнала) на базе элементов И-НЕ.

38. Разработать 3-х разрядный параллельный регистр (входные сигналы – тактовый, 3 разряда двоичный код, выходные – 3 разряда двоичный код, синхронизация по спаду тактового сигнала) на базе элементов ИЛИ-НЕ.

Список рекомендуемой литературы

1.	Бойт, К.    Цифровая электроника [Текст] / К. Бойт ; Перев. с нем. М.М. Ташлицкого. - М. : Техносфера, 2007. - 472 с. - (Мир электроники).
2.	Гусев, В.Г.    Электроника и микропроцессорная техника [Текст] : Учебник для вузов / В. Г. Гусев, Ю. М. Гусев. - 4-е изд., доп. ; Допущено Министерством образования и науки РФ. - М. : Высшая школа, 2006. - 799 с. : ил.
3.	Джонс, М.Х.    Электроника - практический курс [Текст] / М. Х. Джонс ; Пер. с англ. Е.В. Воронова, А.П. Ларина. - 2 изд., испр. - М. : Техносфера, 2006. - 512 с. - (Мир электроники).
4.	Кардашев, Г.А.    Виртуальная электроника. Компьютерное моделирование аналоговых устройств [Текст] / Г. А. Кардашев. - 2-е изд., стер. - М. : Горячая линия-Телеком, 2009. - 260 с. : ил. - (Массовая радиобиблиотека; 1251)..
5.	Крекрафт, Д.    Аналоговая электроника. Схемы, системы, обработка сигнала [Текст] / Д. Крекрафт, С. Джерджли ; Пер. с англ. А.А. Кузьмичевой, под ред. А.А. Лапина. - М. : Техносфера, 2005. - 360 с. - (Мир электроники)..
6.	Кучумов, А.И.    Электроника и схемотехника. [Текст] : Учебное пособие. / А. И. Кучумов. - 2-е изд.,перераб.и доп. - М. : Гелиос АРВ, 2004. - 336.
7.	Лачин, В.И.    Электроника [Текст] : Учебное пособие / В. И. Лачин, Н. С. Савелов. - 4-е изд. - Ростов н/Д : Феникс, 2004. - 576 с. - (Высшее образование).
8.	Наундорф У.    Аналоговая электроника. Основы, расчет, моделирование [Текст] / У. Наундорф ; Перев. с нем. М.М. Ташлицкого. - М. : Техносфера, 2008. - 472 с.
9.	Опадчий, Ю.Ф.    Аналоговая и цифровая электроника.Полный курс. [Текст] : Учебник для ВУЗов. / Ю. Ф. Опадчий, Глудкин О.П.; Гуров А.И. ; под ред.Глудкина О.П. - М. : Горячая линия-ТЕЛЕКОМ, 2002. - 768.
10.	Прянишников, В.А.    Электроника: Полный курс лекций. [Текст] / В. А. Прянишников. - 4-е изд. - СПб. : КОРОНА принт, 2004. - 416.
11.	Электроника и микропроцессорная техника [Текст] : Методическое пособие по курсовому проектированию для студ. всех форм обуч. по спец. "Информац.-измер. техника и технологии" и "Авиацион. приборы и изм.-выч. комплексы" / Сост. В.Д. Вавилов, А.Н. Долгов. - Арзамас : АПИ НГТУ, 2008. - 42 с.
12.	Электроника и микропроцессорная техника. Дипломное проектирование систем автоматизации и управления [Текст] : Учебник / Под ред. проф. В.И. Лачина. - Допущено Министерством образования и науки РФ. - Ростов н/Д : Феникс, 2007. - 576 с. - (Высшее образование).
13.	Ямпурин Н.П. .    Электроника [Текст] : Учебное пособие для студ. вузов / Н. П. Ямпурин, А. В. Баранова, В. И. Обухов. - Рекомендовано ГОУ ВПО "Московский технический университет связи и информатики". - М. : Академия, 2011. - 240 с.