Полный двоичный одноразрядный комбинационный сумматор.

Одноразрядным комбинационным сумматором называется ЦУ, предназначенное для суммирования трех одноразрядных двоичных чисел: значений одноименных цифровых разрядов а_i, b_i и сигнала переноса из соседнего младшего разряда p_i, выработки значения суммы в данном разряде S_i, и переноса p_i+1 в старший разряд.

Таким образом, одноразрядный комбинационный сумматор имеет три входа — а_i, b_i и р_i и два выхода — S_i и р_i+1 (Рис. 5).

Другими словами, сумматор, имеющий три входа, называется полным сумматором.

Назначение полного сумматора.

Предназначен для поразрядного сложения двух многоразрядных чисел, когда в качестве третьего слагаемого приходится учитывать перенос из младшего разряда.

Условное графическое обозначение сумматора представлено ниже на Рис. 5.

Сумматор такого типа так же исполняется в различных сериях микросхем. Например, в 155 серии К155ИМ1. Здесь И – элемент арифметических и дискретных устройств; М – сумматор.

Рис. 5 УГО Одноразрядным комбинационным сумматором

Принцип действия и функционирование.

Одноразрядный комбинационный сумматор функционирует согласно таблице истинности (табл. 2).

Таблица 2

ai	bi	pi	Si	pi+1
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Используя таблицу истинности, запишем ПФ для суммы S_i и переноса p_i+1 в СДНФ:

S_i= p_i+ b_i +a_i +a_ib_ip_{i ,}

p_i+1= b_ip_i+a_i p_i+a_ib_i a_ib_ip_{i .}

ПФ для р_i+1 можно минимизировать путем добавления двух слагаемых вида a_ib_ip_i и попарного склеивания соседних слагаемых

p_i+1 =b_ip_i+a_ip_i+a_ib_{i .}

Схема одноразрядного комбинационного сумматора.

На Рис. 6 приведена функциональная схема одноразрядного комбинационного сумматора, реализованного по полученным формулам на ЛЭ И и ИЛИ. При реализации схем одноразрядных комбинационных сумматоров на других типах ЛЭ, как и при реализации схем комбинационных устройств, необходимо осуществить преобразование ПФ к виду, удобному для реализации на заданных типах ЛЭ.

Рис. 6 Вариант реализации одноразрядного комбинационного сумматора на ЛЭ И и ИЛИ

Одноразрядный комбинационный сумматор можно реализовать, используя два одноразрядных комбинационных полусумматора Рис. 7, схема ИЛИ служит для развязки выходов переносов обоих полусумматоров.

Рис. 7 Вариант реализации одноразрядного комбинационного сумматора на одноразрядных комбинационных полусумматорах

Таким образом, чаще всего используется двоичный одноразрядный комбинационный сумматор, который является составной частью многоразрядных сумматоров.