Добавил:

CbIPHO Опубликованный материал нарушает ваши авторские права? Сообщите нам.

Вуз:

Национальный исследовательский университет «МИЭТ»

Предмет:

Арифметические и логические основы цифровых машин

Файл:

Лекции / Схемотехника ЭВМ. Лекция 03. Синхронные триггеры

.pdf

Скачиваний:

173

Добавлен:

14.10.2014

Размер:

503.26 Кб

Скачать

☆

<<< < Предыдущая 1 23 / 53 4 5 > Следующая >>>

Таблица 1.25

Таблица переходов, учитывающая изменения во времени

	Ct+1	Dt	R	*	R	*	S	*	R	*	R	*	S	*
			1		2		2		1		2		2
0	0	0	0		0		0
1	0	0	0		0		1		*		*		*
2	0	0	0		1		0
3	0	0	0		1		1		0		1		1
4	0	0	1		0		0
5	0	0	1		0		1
6	0	0	1		1		0		*		*		*
7	0	0	1		1		1		0		1		1
8	0	1	0		0		0
9	0	1	0		0		1		*		*		*
10	0	1	0		1		0
11	0	1	0		1		1		1		1		1
12	0	1	1		0		0
13	0	1	1		0		1
14	0	1	1		1		0		*		*		*
15	0	1	1		1		1		1		1		1
16	1	0	0		0		0

Окончание табл.1.25

	Ct+1	Dt	R	*	R	*	S	*	R	*	R	*	S	*
			1		2		2		1		2		2
17	1	0	0		0		1		0		0		1

18	1	0	0		1		0

19	1	0	0		1		1		0		0		1

20	1	0	1		0		0
21	1	0	1		0		1

22	1	0	1		1		0		1		1		0

23	1	0	1		1		1		*		*		*

24	1	1	0		0		0

25	1	1	0		0		1		0		0		1

26	1	1	0		1		0

27	1	1	0		1		1		*		*		*

28	1	1	1		0		0

29	1	1	1		0		1

30	1	1	1		1		0		1		1		0
31	1	1	1		1		1		1		1		0

R1*t+1		R1*				R2*
	C				1	0		0
	C			1	1			0
				1	1			0
				1		1		D
				1		1
				0		0
		S		*	а	S	*
		2			а	S
R2*t+1		R1*				2
R2*t+1		R1*				R2*
	C				1	0		0
	C			1	1			0
				1	1			0
				1		1		D
				1		1
				1		1
			S *		б	S2		*
S	*t+1	R *		2	б	S2
	*t+1	R *				*
	2	1				R2
	2					R2
	C				0	1		1
	C			0	0			1
				0	0			1
				1		1		D
				1		1
				1		1
		S2*			в	S2*
Рис.1.51. Карты Карно для цифрового блока

Используя карты Карно (рис.1.51), минимизируем выражения для

R1*t+1, R2*t+1 и S2*t+1:

R*t +1					*2
		=					+ DR*			= S* DR*					= SS ;				(1.55)
		=	S				+ DR*			= S* DR*					= SS ;				(1.55)
1							2			2			2		2		1
R*t +1 =						*2
		+					+ DR* =CS* DR* =CSS ;												(1.56)
	C	+		S			+ DR* =CS* DR* =CSS ;												(1.56)
2							2						2		2		2	1
		S*t +1 =										1* =				.
									+					CR*					(1.57)
								C	+		R			CR*					(1.57)
		2											1

Схема, построенная по формулам (1.52), (1.55) - (1.57) и дополненная входами установки в 0 и 1, приведена на рис.1.52.

Преимуществом

данной

схемы является то, что она чисто

противогоночная

допускает

для

всех её вентилей любые сочетания

задержек распространения сигналов,

а все её элементы переключаются

строго один за другим. Поэтому по

R2*

данной

схеме выполняются

ИС

D-триггеров и она широко приме-

няется

в качестве

библиотечного

S2*

элемента БМК, когда нет возмож-

ности

нормировать

минимальные

задержки распространения сигнала.

Часто при использовании дан-

ного триггера в качестве библио-

течного элемента

БМК

требуется

R1*

реализовать логические

операции

И и ИЛИ по входу D. Операция И

Рис.1.52. Окончательная схема

легко

реализуется

увеличением

D-триггера, тактируемогопереходом01

числа входов D у соответствующе-

го вентиля, причём без увеличения

задержки распространения сигнала по входу D. Если же надо реализо-

вать

функцию

ИЛИ

для

нескольких

входов

Di,

например

D = D1 + D2 + D3, то тогда можно реализовать логическую операцию ИЛИ без увеличения задержки распространения сигнала по входу D, но с увеличением аппаратных затрат. Учитывая, что D = D1 + D2 + D3 , из

(1.52), (1.55) и (1.56) следует

S1* = DR2* = (D1 + D2 + D3 )R2* = D1R2* D2 R2* D3R2* ;

R1* = S2*S1* = S2* D1R2* D2 R2* D3R2* ;

R2* = CS2*S1* = CS2* D1R2 D2 R2 D3R2 .

Схема будет иметь вид, представленный на рис.1.53.

		&
D2
D2		&
		&

D3
D3		&

R2*	&
	Q2

&	S2*	&
	S2*	Q2

R1*

Рис.1.53. Схема D-триггера с логикой ИЛИ по входу D

Функциональное обозначение D-триггера, выполненного по схеме, приведённой на рис.1.52, показано на рис.1.54, а его характеристической таблицей является табл.1.26.

	TТ		Таблица 1.26
R	TТ	Характеристическая таб-
	Q	лица
		лица
		D-триггера
D		Qt Qt+1
		00	0
C	Q	01	1
	Q	01	1
S		10	0
S
		11	1
Рис.1.54. Функциональное обозначе-		Активный переход
Рис.1.54. Функциональное обозначе-		на С-входе:
ние D-триггера		на С-входе:

1.6.5. Произвольные триггерные структуры на базе универсальных D- и JK-триггеров

В инженерной практике часто требуется разработать триггерное устройство, закон функционирования которого не обеспечивается типовыми триггерами. В этом случае требуемую структуру можно получить на базе комбинационной схемы и универсального триггера. Комбинационная схема преобразует входные сигналы требуемого триггерного устройства в функции возбуждения информационного входа D при использовании универсального D-триггера либо функциональных входов J и K при использовании универсального JK-триггера. Рассмотрим два примера.

Пример 1.1 Необходимо разработать тактируемый переходом 01 двухвходовый триггер, функционирующий в соответствии с табл.1.27. Комбинационную часть схемы следует выполнить в базисе ИЛИ-НЕ.

Чтобы обеспечить требуемый тактирующий переход, выбираем универсальный D-триггер. Структурную схему триггерного устройства в общем виде представим так, как показано на рис.1.55. По табл.1.27 оформляемтаблицупереходов(табл.1.28), учитывающуювременные изменения.

															Таблица 1.27
											Закон функционирования
							TТ				Закон функционирования
						R	TТ			Q		произвольного
										Q	триггерного устройства
x1			КС	D*		D
				D*

												0		0			Qt

x0				ТИ		C
x0				ТИ		C				Q		0		1		0
										Q
						S
												1		0			Qt


												1		1		1
Рис.1.55. Структурная схема произвольного												Активный переход
	триггерного устройства на D-триггере											на С-входе:

															Таблица 1.28
		Таблица переходов произвольного триггерного устройства
			Номер			t			t		Q	t	Q	t+1	= D	t
			набора		x1			x0			Q		Q		= D
			0		0			0			0			1

			1		0			0			1				0

			2		0			1			0			0

			3		0			1			1			0

			4		1			0			0				0

			5		1			0			1				1

			6		1			1			0				1

			7		1			1			1			1

Синтез триггерного устройства заключается в построении комбинационной схемы в заданном базисе, вырабатывающей сигнал D* = f(x1t;

x0t и Qt), обеспечивающий требуемый закон функционирования (см.

рис.1.55).

Из карты Карно (рис.1.56) следует

D* = x1x0 + x1Q + x1 x0 Q = x1x0 + x1Q + x1 x0 Q = x1x0 x1Q x1 x0 Q .

D*		x0
		x0
x1	1	1	1	0
	0	0	0	1
			Q

Рис.1.56. Карта Карно для функции возбуждения D*

Окончательная схема триггерного устройства представлена на рис.1.57.

Примечание. Если входы R и S не используются по назначению, то на них надо подать уровень логической 1.

x1	&	&
x0

R TТ

	&	D
	1	D
	1

C Q

	&	S
1		S
1

ТИ

Рис.1.57. Схема триггерного устройства на D-триггере

Таблица 1.29

Закон функционирования произвольного трёхвходового триггерного устрой-

ства

x2t x1t x0t Qt+1

0	0	0	1

0	0	1		t
0	0	1	Q	t

0	1	0

0	1	1	0

1	0	0

1	0	1	Qt
1	1	0	Qt
1	1	1	0

		R ТТ
		&	Q
		&
		J
x2	КС
x1	КС	ТИ C
x0		&
		&
		K	Q
			Q
		S

Рис.1.58. Структурная схема произвольного триггерного устройства на JK-триггере

Пример 1.2. Необходимо разработать тактируемый переходом 10 трёхвходовый триггер, функционирующий в соответствии с табл.1.29.

Комбинационную часть схемы следует выполнить на произвольных логических элементах. Чтобы обеспечить требуемый тактирующий переход, в качестве триггера выбираем универсальный JK-триггер. Структурную схему триггерного устройства в общем виде представим так, как показано на рис.1.58.

По табл.1.29 оформляем таблицу переходов (табл.1.30), учитывающую временные изменения. Синтез триггерного устройства заклю-

чается в построении комбинационной схемы, вырабатывающей сигналы

J* = f1(x2t; x1t; x0t; Qt) и K* = f2(x2t; x1t; x0t; Qt). При заполнении табл.1.30

использовалась также табл.1.20.

Таблица 1.30

Таблица переходов

Номер	x2t	x1t	x0t	Qt	Qt+1	J t	Kt
набора	x2t	x1t	x0t	Qt	Qt+1	J t	Kt
0	0	0	0	0	1	1

1	0	0	0	1	1

2	0	0	1	0	1	1

3	0	0	1	1	0		1

4	0	1	0	0

5	0	1	0	1

6	0	1	1	0

7	0	1	1	1	0		1

8	1	0	0	0

9	1	0	0	1

10	1	0	1	0	0	0

11	1	0	1	1	1		0

12	1	1	0	0	0	0

13	1	1	0	1	1		0

14	1	1	1	0		0

15	1	1	1	1	0

<<< < Предыдущая 1 23 / 53 4 5 > Следующая >>>

Соседние файлы в папке Лекции

#
14.10.2014532.18 Кб257Схемотехника ЭВМ. Лекция 01. Булева Алгебра.pdf
#
14.10.2014514.29 Кб195Схемотехника ЭВМ. Лекция 02. Триггерные устройства.pdf
#
14.10.2014503.26 Кб173Схемотехника ЭВМ. Лекция 03. Синхронные триггеры.pdf
#
14.10.2014388.52 Кб238Схемотехника ЭВМ. Лекция 04. Регистры.pdf
#
14.10.2014533.05 Кб187Схемотехника ЭВМ. Лекция 05. Сдвиговые регистры.pdf
#
14.10.2014317.16 Кб190Схемотехника ЭВМ. Лекция 06. Счётчики. Базовые структуры.pdf
#
14.10.2014453.62 Кб167Схемотехника ЭВМ. Лекция 07. Счётчики. Синхронные и асинхронные.pdf
#
14.10.2014259.53 Кб173Схемотехника ЭВМ. Лекция 08. Риски сбоя.pdf