6.2.3. Особенности реализации и использования сигма-дельта ацп

Успехи современной технологии в изготовлении аналогово-цифровых преобразователей позволили от традиционных схем перейти к АЦП, реализующим принцип усреднения результатов за относительно большой интервал времени, что позволяет уменьшить погрешность преобразования, вносимую шумами, и увеличить разрешающую способность. Основными элементами приборов этого класса являются сумматор(∑) и интегратор (Δ), которые определили его название – сигма-дельта АЦП (∑-Δ АЦП).

Сигма-дельта АЦП обладают высоким разрешением (более 14 разрядов), в значительной мере базируются на принципах цифровой фильтрации сигналов, что позволяет снизить требования к аналоговой фильтрации сигналов и вместо инструментальных усилителей использовать более простые усилители постоянного тока.

Использование в схемотехнике электрофизиологических приборов сигма-дельта АЦП позволяет решить проблему входного диапазона и относительно высокой постоянной неинформативной составляющей электрофизиологических сигналов (ЭФС), которая может компенсироваться за счет неиспользуемых для анализа младших бит. Например, для ЭКГ рекомендовано не использовать младшие 5-6 бит. Тогда 17-18 значащих разрядов в требуемой полосе частот перекрывают динамический диапазон входного сигнала как минимум в 105 дБ.

При использовании ∑-Δ АЦП появляется возможность отказаться от ФВЧ с его крупногабаритными высокостабильными конденсаторами. Программным способом реализуется набор качественных цифровых ФВЧ или вообще работа ведется с нулевой нижней частотой, что свойственно приборам для научных исследований. Также возможны программные решения интеллектуальной привязки изолинии раздельно по каждому из каналов на основе избирательного изменения постоянной времени цифрового ФВЧ для обеспечения минимального искажения низкочастотных составляющих ЭФС и, в то же время, удержание его в середине диапазона устройства отображения.

Базовыми понятиями в работе ∑-Δ АЦП являются передискретизация (цифровая интерполяция) и децимация (прореживание). Цифровая интерполяция заключается в том, что между двумя соседними кодами входного слова, полученного, например, с помощью АЦП, выставляются промежуточные кодовые слова, значения которых вычисляются по исходным кодовым словам (рис. 6.26).

Рис. 6.26. Временные диаграммы, поясняющие работу цифровых интерполяторов и дециматоров.

На рис. 6.26,а величины исходных цифровых кодов условно обозначены вертикальными ступенями, а моменты их формирования – отсчетами времени t_g, 2t_g, 3t_g,…

Как отмечалось выше погрешность шума квантования, являющаяся одной из погрешностей в работе АЦП, определяется интервалом времени между цифровым отсчетами. Если этот интервал сделать меньше, то погрешность от шума квантования уменьшается, а если говорить о ее спектре, то она переходит в более высокочастотную область из-за уменьшения интервалов времени между соседними преобразованиями. В ∑-Δ АЦП проблему уменьшения погрешности от шума квантования решают искусственным способом, создавая эквиваленты дополнительных кодов между основными отсчетами путем усреднения их значений (рис. 6.26, а).

После усреднения входных данных на большой частоте квантования на выходе ∑-Δ АЦП организуют «прореживание» (децимацию) усредненных сигналов с эквивалентной частотой квантования усредненного сигнала (рис. 6.26, б). Таким образом в ходе всех преобразований полезный сигнал остается в «своей» относительно низкочастотной области, а сигнал шума квантования переносится в более высокочастотную область (рис. 6.27).

Рис. 6.26. Спектры входного сигнала и шума квантования ∑-Δ АЦП.

В таком варианте «шумовая составляющая» достаточно хорошо отделяется от полезного сигнала цифровым фильтром низких частот.

Идею технической реализации ∑-Δ АЦП разберем на примере упрощенной схемы, приведенной на рис. 6.28.

Рис. 6.28. Упрощенная структура ∑-Δ АЦП первого порядка.

Основная часть этой схемы работает по принципу преобразования входного напряжения (U_вх) в частоту, которая преобразуется затем в последовательность усредненных цифровых кодов. На вход интегратора (∫) подается напряжение U_∑ , которое представляет из себя разность между входным напряжением и напряжением обратной связи (U_ос), формируемым цифроаналоговым преобразователем (ЦАП), состоящем из D-триггера (ТТ) и аналогового коммутатора SA,

подключающего вход обратной связи сумматора (∑) к одному из входов двухполярного источника постоянного напряжения (±U_п) в зависимости от состояния D-триггер ТТ. Напомним, что D-триггера задерживает сигнал со входа D на один такт, переключаясь по переднему фронту сигнала f_Т входа С, если вход D изменил свое состояние. Компаратор (Комп) сравнивает напряжение на выходе интегратора с нулем, поскольку его инверсный вход подключен к «земле». Частота опроса состояния компаратора через D-триггер выбирается в К-раз большей, чем частота f_S формирования выходного кода Х цифровым фильтром (ЦФ).

Принцип преобразования аналогового сигнала в цифровой код с помощью ∑-Δ АЦП поясняют временные диаграммы, приведенные на рис. 6.29.

Рис. 6.28. Временные диаграммы, поясняющие принцип работы ∑-Δ АЦП.

Пусть входное напряжение постоянно и составляет 0.6 В (диаграмма б рис. 6.29), а работа схемы тактируется с частотой f_Т (диаграмма а рис. 6.29). Выберем постоянную времени интегратора, численно равную периоду тактовых импульсов, а напряжения +U_п=1В и –U_п=-1В. В нулевой период (такт 0 на диаграмме а рис. 6.29) выходное напряжение интегратора U_инт (диаграмма д рис. 6.29) сбрасывается в ноль. Нулевое напряжение U_ос формируется на выходе ключа SA (диаграмма в рис. 6.29).

Таким образом в нулевом цикле на входе интегратора U_∑ находится входное напряжение U_вх=0.6 В, поскольку U_ос=0. После снятия сигнала нулевого периода интегратор интегрирует положительное напряжение U_∑. На его выходе формируется пилообразное положительное напряжение, переводящее компаратор в состояние логической единицы (U_к=1, диаграмма е рис. 6.29). Первым тактовым импульсом Т1, являющимся счетным для триггера ТТ, последний передает единичное состояние компаратора на свой выход (диаграмма ж рис. 6.29). в результате управляемый от триггера ключ SA переводится в верхнее положение и напряжение U_п=+1В вычитается из U_вх. Таким образом напряжение на входе интегратора (U_∑=U_вх–U_п= –0.4 В) скачком переходит в отрицательную область (диаграмма г рис. 6.29), что приводит к линейному уменьшению напряжения на выходе интегратора (диаграмма д рис. 6.29). Когда напряжение на выходе интегратора перейдет в отрицательную область, компаратор переключается в состояние «0» (диаграмма е рис. 6.29), которое тактовым импульсом Т3 передается на выход триггера ТТ (диаграмма ж рис. 6.29). Переход триггера в состояние «0» переключит SA в положение «–U_п» (диаграмма в рис. 6.29), поэтому на входе интегратора формируется скачек положительного напряжения (U_∑=0.6В+1В=1.6 В), которое интегратором преобразуется в линейно-нарастающее напряжение (диаграмма д рис. 6.29). Когда напряжение на выходе интегратора перейдет в положительную область, компаратор перейдет в состояние «1» (диаграмма е рис. 6.29), которое будет передано на выход ТТ тактовым импульсом Т4 (диаграмма ж рис. 6.29). Ключ SA переводится в верхнее положение, U_∑ становится равным –0.4 В (диаграммы в и г рис. 6.28), интегратор формирует линейно-спадающий участок (диаграмма д рис. 6.29). Когда напряжение U_инт перейдет в отрицательную область, последовательно, как и ранее переключается компаратор, триггер и ключ SA, повторяя цикл преобразований до тех пор, пока АЦП не будет выключен или не изменится U_вх.

На рис. 6.29 повторяющие циклы выделены четырьмя вертикальными линиями. Нетрудно заметить, что цикл работы занимает пять тактовых периодов, а усредненный подсчет сигналов за цикл с выхода ЦАП (сигнал U_ос, диаграмма в рис. 6.29) дает усредненное число, определяемое выражением

.

Анализируя приведенные временные диаграммы можно увидеть, что при увеличении U_вх в положительную сторону амплитуда сигнала U_инт будет расти, что будет «затягивать» время нахождения компаратора и триггера в положительной области, если U_вх=1.0 В, триггер всегда будет оставаться в единичном состоянии, наоборот уменьшение U_вх будет приводить к увеличению доли нахождения триггера в нулевом состоянии, и при U_вх=–1.0 В он будет оставаться в состоянии «0». Если U_вх=0 В, то триггер «генерирует» меандровые импульсы, а на выходе ЦАП будет нулевое среднее значение. Таким образом, по выходу U_Т приведенная схема работает как преобразователь напряжение-длительность. По идеологии построения АЦП сигнал на выходе триггера, представляющий собой униполярный код, необходимо преобразовать в последовательный или параллельный двоичный позиционный код. Эта задача может быть решена при использовании двоичных цифровых счетчиков с фиксированным циклом преобразования. После окончания цикла счета информация из него передается в регистр-защелку, откуда она считывается, а счетчик обнуляется.

В специальной литературе показывается, что с точки зрения помехоподавляющих свойств в ∑-Δ АЦП вместо счетчиков целесообразно использовать цифровые фильтры с конечной импульсной характеристикой (КИХ-фильтров) [3].

Шумоподавляющие свойства ∑-Δ АЦП удобно исследовать с помощью линейных непрерывных моделей этого класса АЦП так, как это делается в теории управления. С этой точки зрения схема ∑-Δ модулятора первого порядка, приведенная на рис. 6.28, имеет структуру, представленную на рис. 6.30, а.

Рис. 6.30. Подавление шума квантования в ∑-Δ АЦП

Используя преобразование Лапласа с учетом передаточной функции интегратора для входного сигнала относительно выходного сигнала Х(Р) и шума квантования Q(P) можно записать

.

Учитывая представимость оператора Р частотой f из последнего выражения следует, что с уменьшением частоты влияние шумовой составляющей на выходной сигнал снижается , поскольку f→0, а входной составляющей увеличивается, поскольку составляющая 1(1+р)→1 при f→0. В области высоких частот, наоборот 1/(1+р)→0, а р/(1+р) возрастает (рис. 6.30 б).

Используя в ∑-Δ АЦП несколько интеграторов и сумматоров, т.е. переходя к схемам более высокого порядка добиваются большего подавления шумовой составляющей.

На рис. 6.31 приведена структура ∑-Δ АЦП второго порядка, амплитудно-частотная характеристика для которого показана на рис. 6.30 б.

Рис. 6.31. Структура ∑-Δ АЦП второго порядка

Еще более хорошие характеристики по широте динамического диапазона и полосы частот дают ∑-Δ АЦП более высокого порядка. Для биомедицинских приложений рекомендован четырехканальный 22-х разрядный ∑-Δ АЦП AD7716 со встроенным фильтром ФНЧ с напряжением питания ±5 В.

Структурная схема этого ∑-Δ АЦП представлена на рис. 6.32.

Рис. 6.32. Структурная схема четырехканального ∑-Δ АЦП AD7716

Выводы CLCIN и CLKOUT предназначены для подключения кварцевого резонатора (для внешнего генератора - CLCIN). Выводы MODE, CASCIN и CASCOUT применяются при необходимости каскадировать несколько АЦП AD7716. Комбинацией уровней на входах А0-А2 задается порядковый номер АЦП при каскадировании. RFS, SDATA, SCLC, DRDY предназначены для организации двунаправленного последовательного канала связи с управляющим контроллером. Подача высокого уровня на RESET приводит к инициализации АЦП. Входы Ain1÷Ain4 являются аналоговыми входами АЦП, вход Din1 и выходы Dout1 и Dout2 предоставляют разработчику возможность работы с внешними дискретными устройствами.