9Apхитектура системы команд. Архитектуры cisc и risc.

2осн арх набора команд, исп комп пром-тью явл CISC и RISC.Complete Instruction Set Computer IBM 360 Арх CISC –арх микропроц с полн набором команд. Intel x86, Pentium. Для CISC проц хар-но сравнительно неб число рег общего назнач, б кол-во машинных команд, б кол-во способов адресации, б кол-во форматов команд различной разрядности, преобладание 2-х адресного формата команд, наличие команд обработки типа регистр-память.Reduced ISC9 (сокращенный набор команд). В отличие от архCISC, арх RISC имеет особенности: б размер регистрового файла;Машинные команды унифицированы и выполняются за 1 такт;Для обработки исп 3-х адресные команды(упрощает процесс дешифрации и дает возможность сохранять б число переменных без их последовательной перезагрузки.Классификация компьютеров по областям применения ЭВМ можно класс по области применения следующим образом:- персональные комп и рабочие станции; - х-терминалы; - сервера; - менфейммы; - кластерная арх.1) Перс комп – создание микросхем памяти б емкости привело к формированию настольных сист высокой производ-ти, кот назыв рабочими станциями (для обработки только звука, только видео) персонально – для всего.2) Х-терминалы – выч системы, обладают мин набором средств обработки инф и ориент гл образом на орг взаимодействия пользователя с высокопроизводительной выч сис – сервером, кот и осущ обработку инф.3) Серверы в распределенной модели клиент-сервер часть работы вып высокопроизводительная выч сист и эта часть назыв сервером, остальную меньшую часть – пользовательский комп-клиент.По функц назначению серверы делятся на 5 категорий:- файл-сервер; - сервер базы данных; - принт-сервер (упр принтерами); - выч сервер; - сервер приложений.

В зав-ти от числа польз и реш задач требования к сост оборудования и прог обеспечению сервера, надежности и производительности различны.Серверы высокой мощности хар-ся:1 Наличием 2-х или более центральных проц (с арх RISC чаще)2 Многоуровневый шинной арх, в кот высокоскоростные сист. Шина связывает несколько проц и оперативную память, а также множество стандартных шин ввода-вывода, различных в том же корпусе.3 Поддержка технологии дисковых массивов RAID.4 Поддержка режима симм микропроц обработки, позволяющая распределять задание по неск центр проц или режима ассиметричной многопроц обработки, кот допускает выделение процессов для вып конкретных задач.4)Мейнфреймы (б универсальная ЭВМ) до сегодняшнего дня остаются наиболее мощными выч сист общего назначения, обеспеч непрерывные круглосуточные решения эксплуатации. Они могут включать 1 или несколько проц, каждый из которых может оснащаться векторным сопроц (ускоритель операции с суперкомпьютерной производительностью). Главный недостаток мейнфрейма: В настоящее время остается низкое соотношение производительность – стоимость. 5)Кластер арх.2-мя осн пробл построения выч сист для важных прилож явл обеспечение высокой производительности и продолжительности функционирования сист. Наиболее эффективный способ достижения западного уровня производительности – применение к масштабированию арх.Задача построения продолжительного функционирования сист имеет 3 составляющих:- надежность; - готовность; - удобство применения.Кластеризация – термин можно пред-ть как реализация объединения машин, представляющегося единым целым для ОС. Машины, кластеризованные т.о. могут при отказе 1 проц очень быстро перераспределить работу на другие проц внутри кластера.Вакскластер (VAX) – слабосвязанная многомашинная сист, с общей внешней памятью, обеспечивающую единый механизм управления и администрирования.Юникс (UNIX) кластерVAX-кластер предлагает проверенный набор решений, которые устанавливают критерии для оценки производительности систем.

10. Иформационно-логические основы вычислительных машин их функциональная и структурная организация. CISC-процессор Intel 8086.Любая выч сист включает след узлы:1.АЛУ (арифм и логич операции);2.УУ– организует процесс вып программ УУ;3.Запом устр для хран прог данных(память);4.Внешнее устр для ввода-вывода инф УУ.Двойная стрелка - инфор связи. Одинарные – управляющие связи. УУ инициирует процесс чтения из памяти очередной программы команды, расшифровывает его и подключает необходимые для ее вып цепи и устройства. После чего цикл повторяется для вып след команд. Осн принципом работы ЭВМ - принцип прог упр (неймоновская арх): для хранения программ и данных исп одно и то же пространство в памяти, содержимое ячейки памяти интерпретируемое оператором обработки инф, в качестве кот в простом случае выступает проц. Др типом арх явл гарвардская, в которой память прог и память данных разделены и имеют собственные адресные пространства и способы доступа к ним.Подсистема ввода-вывода в простом случае представлена набором адресуемых буферных схем и рег – порты, через которые осуществляется связь с внеш и внутр аппаратными средствами сист. Организация доступа к портам в системах, отраженных на память ввода-вывода ничем не отличается от процесса чтения и записи данных в ячейке памяти. В других сист пространство ввода-вывода размещается в спец. пространствах, логически изолированных от других пространств данных. В этом случае изолирован и ввод-вывод. В изолированном вводе-выводе для доступа к портам необходимы спец команды ввода-вывода. Современная ЭВМ базируется на ряде принципов (часть неймоновской, часть добавлена позже – модульность, магистральность, микропрограммируемость).Модульность – способ построения комп на основе набора модулей. Модуль – конструктивно и функционально законченный электронный блок в стандартном исполнении.Магистральность – способ соединения между различными модулями комп, когда вход и выход устр модулей соед одними и теми же приводами, совокупность кот называется шиной. Виды шин: адресная, управляющая, шина данных.Микропрограммируемость – способ реализации принципа программ упр. Суть – принцип программ упр распростр и на реализацию УУ. Использование рассмотренных принципов объединены в одном устр – центральном проц.ПЗУ-BIOS не может быть изменена КВУ-контроллер внеш устр Использование в выч сист 3-х магистралей обеспечивает высокое быстродействие и облегчает обмен инф между модулями проц и др блоками осуществляется по законам 3-м магистралям: адресной МА, данных МД, управления МУ. МА служит для передачи кода адреса, по кот производиться обращение к устр памяти ввода-вывода и прочим внеш устр. Обрабатываемая инф и результат вычислений передаются по магистралям данных. Магистрали упр передает управляющее сигналы на все блоки выч системы, настраивая устр, участвующее в вып команды на нужный режим работы.CISC-процессор Intel 8086Особенностью проц Х86 явл преемственность на уровне машинных команд, при этом базой является система команд проц 8086.Структуру процессора Intel 8086 можно разделить на 2 логич блока:1)блок исполнения EU2)блок интерфейса шин BIU .В состав EU входит АЛУ, УУ(Си), 10 рег, устр блока упр обеспечения обработки команд, вып ариф и логич операций.Блок интерфейса шин BIU вкл УУ шинами BUS Control Unit, блок очереди команд Instruction Queue и регистры сегментов, предназначены для вып функций:1.Управление обменом данных с блоком исполнительным, памятью и внешними устройствами ввода-вывода2.адресации памяти3.Выборка команд(осуществляется с помощью блока очереди команд, которая позволяет выполнять команды с упреждением(формирует очередь выполнения команд)).

11.CISC-процессор Pentium. CISC-процессор Pentium 4. Хаар-ки и особенности этих проц.Проц Pentium Арх микропроц Pentium отличается от Intel 8086, преимущества:1.двухпотоковая суперскалярная организация, допускающая параллельное вып пары простых команд; 2.наличие 2 независ двухканальных кэшей для команд и для данных, обеспеч выборку данных для 2 операций в каждом такте; 3.динамич прогнозирование переходов;4.конвейерная орг-я устр плав т. с 8 ступенями;5.двоичная совместимость с сущ проц семейства 80x86. |Основные команды распределяются по двум исполнит конвейерам U и V. Конвейер U вып любые команды семейства x86, включая целочисленные команды и команды с плав т. Конвейер V - простые целочисленные команды и нек команды с плав т. Остальные устр проц предназначены для снабжения конвейеров необходимыми командами и данными. В проц Pentium исп раздельная кэш-память команд и данных, что обеспечивает независимость обращений. За один такт из каждой кэш-памяти могут считываться 2 слова. Для повышения эффективности перезагрузки кэш-памяти в проц применяется 64-битовая внешняя шина данных. Dинамическое прогнозирование направления переходов: буфер целевых адресов переходов (BTB), и две независ пары буферов предварительной выборки команд (по два 32-битовых буфера на каждый конвейер). Буфер целевых адресов переходов хранит адреса команд, кот находятся в буферах предварительной выборки. Работа буферов предварительной выборки организована таким образом, что в каждый момент времени осуществляется выборка команд только в один из буферов соответствующей пары. При обнаружении в потоке команд операции перехода вычисленный адрес перехода сравнивается с адресами, хранящимися в буфере BTB. В случае совпадения предсказывается, что переход будет выполнен, и разрешается работа другого буфера предварительной выборки, который начинает выдавать команды для выполнения в соответствующий конвейер. При несовпадении считается, что переход выполняться не будет и буфер предварительной выборки не переключается, продолжая обычный порядок выдачи команд. Это позволяет избежать простоев конвейеров при правильном прогнозе направления перехода. Проц Pentium 4 Intel Pentium 4 — это первый проц в семействе 32-битных проц 7 поколения от Intel. Intel Pentium 4 является проц с арх IA-32 — NetBurst. Новшества арх NetBurst:Hyper-Pipelined Technology. (гиперконвеерная технология) Intel Pentium 4 имеет очень длинный конвейер, состоящий из 20 стадий. Упрощается логика работы и уменьшается время вып каждой отдельной стадии => тактовая частота проц увел.Execution Trace Cache – «кэш трассировки вып-x микроопераций».Здесь хранятся микрооперации, полученные в рез декодирования входного потока инструкций исполняемого кода и готовые для передачи на выполнение конвейеру. Емкость Execution Trace Cache составляет 12 Кбайт.Rapid Execution Engine - блок выполнения ариф-лог операций. Сост из 2 ALU-модулей, вып до 4 целочисленных операций за один рабочий такт проц. 400 MHz System Bus. Рабочая частота сист шины составляет 400 МГц(технология Quad Pumping - по одной шине передается 4 блока данных за один такт), пропускная способность — 3,2 Гбайт/с.Advanced Dynamic Execution — механизм динамического выполнения команд, построенный на 3 базовых концепциях: предсказание переходов, динамический анализ потока данных и спекулятивное выполнение инструкций.Advanced Transfer Cache – Ширина шины, по которой идет обмен данными между Advanced Transfer Cache и процессором, составляет 256 бит (32 байта), а ее тактовая частота совпадает с тактовой частотой ядра процессора.Streaming SIMD Extensions 2 (SSE2). 144 новые SIMD-инструкции (SSE2).Позволяют оперировать со 128-разрядными числами. Цель — увеличение производительности системы при обработке аудио- и видеоданных.