- •1.1 Цель работы
- •1.2 Общие сведения
- •1.3 Области применения
- •1.4 Номенклатура микроконтроллеров семейства pic16f8хх
- •1.5 Технические характеристики микроконтроллера pic16f877
- •1.6 Архитектура микроконтроллера pic16f877
- •1.7 Основные регистры специального назначения
- •1.7.1 Регистр status
- •1.7.2 Регистр option_reg
- •1.7.3 Регистр intcon
- •1.7.4 Регистр pie1
- •1.7.5 Регистр pir1
- •1.7.6 Регистр pie2
- •1.7.7 Регистр pir2
- •1.7.8 Регистр pcon
- •1.7.9 Регистры pclath и pcl
- •1.7.10 Вычисляемый переход
- •1.7.11 Стек
- •1.7.12 Страницы памяти программ
- •1.7.13 Косвенная адресация, регистры indf и fsr
- •1.8 Порты ввода/вывода
- •1.8.1 Регистры portа и trisa
- •1.8.2 Регистры portb и trisb
- •1.8.3 Регистры portc и trisc
- •1.8.4 Регистры portd и trisd
- •1.8.5 Регистры porte и trise
- •1.9 Eeprom память данных и flash память программ
- •1.9.1 Регистры eecon1, eecon2
- •1.9.2 Чтение из eeprom памяти данных
- •1.9.3 Запись в eeprom память данных
- •1.10 Модуль таймера tmr0
- •1.10.1 Прерывания от tmr0
- •1.10.2 Использование внешнего источника тактового сигнала для tmr0
- •1.10.3 Предделитель
- •1.11 Модуль таймера tmr1
- •1.11.1 Работа tmr1 в режиме таймера
- •1.11.2 Работа tmr1 в режиме счетчика
- •1.11.3 Работа tmr1 в режиме синхронного счетчика
- •1.11.4 Работа tmr1 в режиме асинхронного счетчика
- •1.11.5 Чтение/запись tmr1 в асинхронном режиме
- •1.11.6 Генератор tmr1
- •1.11.7 Сброс tmr1 триггером модуля сср
- •1.11.8 Сброс регистров tmr1 (tmr1h, tmr1l)
- •1.11.9 Предделитель tmr1
- •1.12 Прерывания
- •1.12.1 Внешнее прерывание с входа rb0/int
- •1.12.2 Прерывание по переполнению tmr0
- •1.12.3 Прерывание по изменению уровня сигнала на входах rb7:rb4
- •1.13 Система команд
1.8.4 Регистры portd и trisd
PORTD и TRISD не реализованы в микроконтроллерах PIC16F873 и PIC16F876.
PORTD - 8-разрядный двунаправленный порт ввода/вывода. Биты регистра TRISD определяют направление каналов порта.
PORTD может работать как 8-разрядный микропроцессорный порт (ведомый параллельный порт), если бит PSPMODE (TRISE<4>) установлен в '1'. В режиме ведомого параллельного порта к входам подключены буферы TTL.
Примечание: Выводы портов имеют защитные диоды, подключенные к VDD и VSS.
Таблица 1.11 Функциональное назначение выводов PORTD
Обозначение вывода |
№ бита |
Тип буфера |
Описание |
RD0/PSP0 |
Бит 0 |
ST/TTL(1) |
Двунаправленный порт ввода/вывода или вывод ведомого параллельного порта бит 0. |
RD1/PSP1 |
Бит 1 |
ST/TTL(1) |
Двунаправленный порт ввода/вывода или вывод ведомого параллельного порта бит 1 . |
RD2/PSP2 |
Бит 2 |
ST/TTL(1) |
Двунаправленный порт ввода/вывода или вывод ведомого параллельного порта бит 2. |
RD3/PSP3 |
Бит З |
ST/TTL(1) |
Двунаправленный порт ввода/вывода или вывод ведомого параллельного порта бит 3. |
RD4/PSP4 |
Бит 4 |
ST/TTL(1) |
Двунаправленный порт ввода/вывода или вывод ведомого параллельного порта бит 4. |
RD5/PSP5 |
Бит 5 |
ST/TTL(1) |
Двунаправленный порт ввода/вывода или вывод ведомого параллельного порта бит 5. |
RD6/PSP6 |
Бит 6 |
ST/TTL(1) |
Двунаправленный порт ввода/вывода или вывод ведомого параллельного порта бит 6. |
RD7/PSP7 |
Бит 7 |
ST/TTL(1) |
Двунаправленный порт ввода/вывода или вывод ведомого параллельного порта бит 7. |
Обозначение: ST = вход с триггером Шмидта; TTL = входной буфер TTL.
Примечание:
1. В режиме цифрового ввода/вывода подключен буфер с триггером Шмидта, а в режиме ведомого параллельного порта подключен входной буфер TTL.
Таблица 1.12 Регистры и биты, связанные с работой PORTD
Адрес |
Имя |
Бит 7 |
Бит 6 |
Бит 5 |
Бит 4 |
Бит 3 |
Бит 2 |
Бит 1 |
Бит 0 |
Сброс POR, BOR |
Другие сбросы |
08h |
PORTD |
RD7 |
RD6 |
RD5 |
RD4 |
RD3 |
RD2 |
RD1 |
RD0 |
хххх хххх |
uuuu uuuu |
88h |
TRISD |
Регистр направления данных PORTD |
1111 1111 |
1111 1111 |
|||||||
89h |
TRISE |
IBF |
OBF |
IBOV |
PSPMODE |
- |
Peгистр направлен., данных PORTE |
0000 -111 |
0000 -111 |
||
Обозначение: – = не используется, читается как 0; и = не изменяется; х = не известно; q = зависит от условий. Затененные биты на работу не влияют.