Министерство образования и науки РФ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ

УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ

«ИЖЕВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

имени М.Т.Калашникова»

Кафедра «Мехатронные системы»

Ю.Р. Никитин

Методические указания к лабораторной работе № 6

"Комбинационные логические схемы"

по дисциплине

«Электронные устройства мехатронных и робототехнических систем»

Ижевск 2016

Введение

Комбинационными называются логические устройства, значения выходных сигналов которых в любой момент времени определяются входными сигналами в этот же момент времени (с точностью до временной задержки).

Существует большое разнообразие комбинационных цифровых устройств: преобразователи двоичных кодов, цифровые компараторы, сумматоры и перемножители двоичных чисел, коммутаторы цифровых сигналов и т. д. Указанные устройства выпускаются в виде микросхем и сопровождаются подробным описанием работы в виде таблиц истинности и/или временных диаграмм, что позволяет разобраться с правилами их функционирования. Для примера рассмотрим несколько комбинационных устройств.

В цифровых системах используется множество арифметических кодов. Выбор кода влияет на удобство взаимодействия с устройствами ввода-вывода, на простоту выполнения арифметических операций, на аппаратные затраты и надежность. Преобразователи кодов могут быть синтезированы как комбинационные схемы. В устройствах, использующих декадную форму отображения информации (цифровые измерительные приборы, калькуляторы и др.) широко используется двоично-десятичный код 8421 (код образуется путем представления каждой десятичной цифры двоичным кодом).

Шифраторы – преобразователи позиционного кода в двоичный, – т. е. преобразующие сигнал 1 на одном из входов в соответствующий код на выходных шинах. Если на выходе снимается m– разрядный код, то максимальное число входов n = 2^m. Если используются все 2^m входы, то такой шифратор называют полным, если не все, –то неполным.

Недостаток таких шифраторов – неоднозначность, если возбуждены сразу несколько входов. Чтобы шифратор откликался только на один возбужденный вход, строят приоритетные шифраторы. В них в случает одновременного возбуждения нескольких входов выходной код будет соответствовать “старшему” (младшему) номеру из возбужденных входов. Приоритетный шифратор имеет дополнительные выводы: Е₁ – сигнал включения шифратора, Е₀ – сигнал об отсутствии возбужденных входов, G – сигнал на выходе, свидетельствующий о наличии хотя бы одного возбужденного входа.

Наличие выводов Е₁, Е₀, G позволяет наращивать разрядность шифраторов.

Дешифратор – преобразователь двоичного n–разрядного кода в унитарный 2ⁿ–разрядный код, т. е дешифратор имеет n входов и m=2ⁿ выходов. Каждому набору входных переменных соответствует возбуждение (появление логической единицы или нуля) на выходе, десятичный номер которого соответствует двоичному коду.

Мультиплексор – многовходовая схема с одним выходом, осуществляет коммутацию одного из информационных входов на выход. Входы мультиплексора подразделяют на информационные (x₁ …x_n) и управляющие (адресные) (А₁ … А_k). Обычно число информационных входов n=2^k, где k – число адресных входов. Код, поступающий на адресные входы, определяет, какой из информационных входов должен быть соединен с выходом.

Мультиплексоры в интегральном исполнении, кроме адресных и информационных входов, имеют один или два входа разрешения (Е). Наличие этих входов позволяет осуществлять наращивание мультиплексоров.

Мультиплексоры являются универсальными логическими устройствами, на основе которых можно строить различные комбинационные схемы.

Сумматором называется комбинационная схема, предназначенная для сложения двоичных чисел. Простейшая задача – сложение двух одноразрядных чисел. Для того чтобы разработать логическую схему, в первую очередь следует рассмотреть все возможные сочетания входных переменных, на основании чего можно составить таблицу состояний. При сложении одноразрядных чисел и могут наблюдаться следующие комбинации:

т. е. если A=B=1 происходит перенос в следующий (более старший) разряд. Следовательно, такой сумматор должен иметь два выхода: один для формирования части суммы, относящейся к данному разряду, и второй – для переноса в следующий разряд.

Компараторы - устройства, предназначенные для сравнения двух чисел (A и B), представленных в двоичной форме: a₁, a₂, …, a_m и b₁, b₂, …, b_m. Результатом сравнения является обнаружение одного из трех возможных состояний: A = B, A > B или A < B.

Логические уравнения, описывающие работу компаратора:

Для сравнения многоразрядных двоичных чисел используется следующий алгоритм. Сначала сравниваются значения старших разрядов. Если они различны, то эти разряды и определяют результат сравнения. Если они равны, то необходимо сравнивать следующие за ними, более младшие, разряды. Условное изображение цифрового компаратора приведено на рис. 4.20. Входы ( A = B, A > B, A < B ) служат для наращивания разрядности компаратора (каскадное соединение).