- •1. Организация памяти компьютерных систем
- •1.1. Общие сведения
- •1.2. Организация зу с произвольным доступом
- •1.2.1. Внутренняя организация зу с произвольным доступом
- •1.2.2. Зу с двумерной адресацией и двунаправленной шиной данных
- •1.2.3. Построение озу компьютера из модулей памяти
- •1.2.4. Включение модулей пзу в адресное пространство оперативной
- •1.2.5. Переключаемые банки памяти
- •1.2.6. Способы увеличения информационной емкости зу
- •1.3. Динамическое оперативное запоминающее устройство
- •1.3.1. Принцип регенерации дозу по прерыванию
- •1.3.2. Схема регенерации зу на базе регистра сдвига
- •1.4. Постоянное запоминающее устройство
- •1.5. Стековое запоминающее устройство
- •1.6. Ассоциативная память
- •1.7. Организация многоуровневой памяти
- •1.7.1. Защита памяти
- •Организация первого режима осуществляется программной установкой триггера Тр.О в состояние 1. При этом, если:
- •1.7.2. Динамическое распределение памяти
- •1.7.3. Виртуальная память
- •1.7.4. Принцип удаления страниц из оп
- •1.7.5. Сегментно-страничная организация памяти
- •1.7.6. Применение азу для ускорения процессов обмена с памятью
1.4. Постоянное запоминающее устройство
Постоянные запоминающие устройства (ПЗУ) применяются для хранения служебных программ, констант, таблиц кодирования данных или другой служебной и неизменяемой в процессе вычислений информации. Структурная схема ПЗУ может быть представлена в следующем виде (рис. 1.21).
В состав устройства входят: дешифратор адреса DC и требуемое число (по числу выходов) логических элементов ИЛИ, подключенных к линиям выборки. При подаче адреса на вход ПЗУ осуществляется его расшифровка и активизация соответствующей линии Вб. Логический потенциал линии воздействует на входы логических элементов и переключает их выходы из нулевого состояния в единичное. Таким образом, разработчик постоянной памяти, самостоятельно задав закон соединения дешифратора и элементов ИЛИ, может получить практически любой набор выходных управляющих или информационных сигналов.

Изготовление таких схем и программирование выполняется по следующей технологии (рис. 1.22).

Устройство, показанное на рис. 1.22, может находиться в одном из двух режимов – чтение или программирование. Конкретную реализацию режима определяет напряжение питания на входе VCC порогового вентиля (ПВ). Если напряжение VCC=5В, то в ПЗУ реализуется процесс чтения. В этом случае на выходе ПВ устанавливается логическая единица, а состояние выходной шины определяется наличием плавкой вставки в данном каскаде. Если плавкая вставка цела, на выходе устанавливается нулевой уровень. Данный потенциал обусловлен протеканием тока по пути (пути наименьшего сопротивления): VCC = =+5В – плавкая вставка – выходной каскад элемента «2И-НЕ» – внутренняя шина «земля» логического элемента. Если вставка прожжена, ток протекает во входную цепь следующего каскада и на выходе ячейки устанавливается потенциал единицы.
В
режиме программирования VСС=10В.
При этом пороговый вентиль также
устанавливает на своем выходе уровень
логической единицы, но с рабочим
напряжением 10В.
Для прожига перемычки на входы ПЗУ
подается адрес требуемой ячейки, в
результате чего в схеме активизируется
соответствующий элемент «2И-НЕ». На
выходе элемента устанавливается ноль,
затем от источника тока на выходную
шину подают питающее напряжение с
уровнем 10В.
Данное напряжение вызывает протекание
тока
65
мА по цепи: плавкая вставка – диод –выход элемента
«2И-НЕ». Ток плавит перемычку, затем
внешний источник отключается. Наличие
высокого (10В)
напряжения на выходах остальных элементов
определяет малый ток в не адресуемых
каскадах, что позволяет сохранить
перемычки в других ячейках ПЗУ.
1.5. Стековое запоминающее устройство
Стеком называют запоминающее устройство с последовательным доступом, обеспечивающее считывание слов в порядке, обратном записи. Стек иногда представляют в виде магазинного ЗУ, доступ в котором в текущий момент времени разрешается к верхней ячейке (рис.1.23).
Эта ячейка получила называние «вершины стека». Адрес вершины в каждый конкретный момент хранится в специальном регистре, который называют указателем стека.
К
ак
правило, в аппаратных реализациях явно
изготовленный указатель может
отсутствовать (рис. 1.24). Адреса ячеек, к
которым происходит очередное обращение,
при этом определяются текущим моментом
времени и последовательностью обращения
к ЗУ. Когда слово записывается в стек
занимавшее вер-
шину значение и все хранимые слова сдвигаются вниз на одну позицию, содержимое нижней ячейки теряется. Количество запоминающих регистров в стековом ЗУ называют глубиной стека.

Стековая память в общем случае является безадресной. Однако если стек является подразделом ОП, то в процессоре организуется адресный регистр, который также называют указателем стека. Основное назначение такого стекового ЗУ состоит в запоминании ССП при прерываниях или переходах от одной подпрограммы к другой (рис. 1.25).
На рис. 1.25 показан переход к подпрограмме №1 из ячейки с номером 550 на адрес 650 с запоминанием точки (адреса) возврата 551 в стеке. Аналогично из подпрограммы №1 из ячейки с номером 679 выполняется переход на адрес 730. Точка возврата 680 размещается в вершине стека, сдвигая предыдущее значение на одну позицию вверх. Начиная с адреса 770, осуществляется выход из подпрограммы №2 в точку 680 подпрограммы №1. Далее выполняется завершение данного программного модуля и возврат на адрес 551 основной программы.
