1.2.3. Построение озу компьютера из модулей памяти

Выберем в качестве базовой ячейки для построения оперативного запоминающего устройства модуль памяти со структурой, приведенной на рис. 1.1. Тогда конфигурация схемы ЗУ из рассмотренных модулей (1 банк памяти) может быть представлена в виде подсистемы, показанной на рис. 1.7.

В состав блока входят следующие шины: шина адреса (ША), шина управления (ШУ), шина данных (ШД). Кроме того, устройство содержит ряд однотипных модулей, позволяющих выполнять двунаправленный обмен данными.

Шина адреса (ША) компьютера содержит линии адреса A₀–A_n-1. При этом младшие k разрядов соединены с адресными входами модулей памяти, а старшие n-k разрядов используются для подключения 2^n-k однотипных модулей. Выборка модуля осуществляется путем подачи старших бит адреса на входы дешифратора памяти и активизации на его выходе определенной линии выборки. При этом адресуемый модуль подключается к шине данных (ШД) компьютера, а двунаправленные выводы DIO остальных модулей переводятся в третье состояние. С этого момента времени процессор системы может обращаться к ОЗУ за очередной командой или набором данных.

1.2.4. Включение модулей пзу в адресное пространство оперативной

памяти

Модули ПЗУ, так же как и другие блоки памяти, включаются в состав ОЗУ путем соединения с шинами адреса и данных компьютера (рис. 1.8):

Во всех модулях адресные линии подключены к младшим разрядам адресной шины. Обращение к блоку модулей ОЗУ разрешается при установке на ША кодовой комбинации числа 2^j+1 +2^j=2^j и более (при А=2ⁿ-2^j адресуется последний модуль). При обращении к ЗУ активизируется одна из линий выборки, что позволяет подключить выбранный модуль памяти к ШД компьютера. Двунаправленные выходы остальных модулей переключаются в состоянии R_off.

При необходимости обращения к ПЗУ на шине адреса устанавливается значение А=2^j, что определяет чтение первой ИМС ПЗУ в диапазоне адресов 2^jA< 2^j+2ⁱ, i<j . Если А=2^j+1 и более, то организуется обращение (чтение) ко второму модулю ПЗУ в адресном пространстве 2^j+1A< 2^j+1+2ⁱ. При установке на входе дешифратора памяти нулевой комбинации в компьютере возможна адресация устройств ввода–вывода, которые, как правило, подключаются к младшим линиям ША.

1.2.5. Переключаемые банки памяти

В случаях, когда решаемые компьютером задачи требуют использования ЗУ большего объема, чем допускает прямая адресация, применяется методика компоновки блоков памяти из переключаемых банков (рис. 1.9).

Приведенная схема состоит из двух банков, включение в систему которых осуществляется с помощью триггера банка (Т_б). При обращении к ЗУ на ША выдается адрес Т_би выполняется его переключение (если необходимо) в требуемое состояние. При установке триггера в ноль к ШД подключается левый банк (при=1), если же Т_б = 1, то обмен информацией осуществляется с правым банком.

Рис. 1.9 9

Наличие единичного потенциала на линии свидетельствует о том, что компьютер отрабатывает режим обращения к ЗУ. Если же = 0, то в системе организуется отключение памяти и, например, обмен данными с УВВ.

При построении ЗУ с большим числом банков вместо указателя триггера используется специальный регистр, адресуемый программно как обычный порт ввода–вывода (рис. 1.10):

Схема работает следующим образом. Перед началом обмена программируется указатель банка. С этой целью программист должен в ходе написания программы предусмотреть возможность перехода от одного блока ЗУ к другому с помощью команд ввода–вывода. Для изменения номера используемого банка на ША выдается адрес регистра-указателя, на ШД – соответствующий код или номер банка. DC порта активизирует на своем выходе одну из линий выборки (при ), что позволяет записать номер адресуемого устройства в регистр–указатель. Далее содержимое указателя передается на вход дешифратора памяти DC, который, воздействуя на вход адресуемого банка, переводит его информационные линии в рабочий режим. Линии данных других модулей (банков ЗУ) остаются в третьем состоянии.

В общем случае число банков может быть не ограниченно увеличено, однако общее время перехода от устройства к устройству при этом возрастает.

Неудобство вызывает также и необходимость частого программного переключения в системе ЗУ. Это требует дополнительных усилий программиста и предвидения условий переполнения блоков.