УЧЕБНО-МЕТОДИЧЕСКИЙ КОМПЛЕКС ПО ПРЕДМЕТУ «СиФО ЭВМ»

231

Рис.10.24.– Диалоговое окно выбора типа ПЛИС

Для проверки корректности ввода электрической схемы проекта, компиляции и функционально-логического моделирования необходимо щелкнуть левой кнопкой «мыши» на пункте меню File\Project\Save,Compile & Simulate

или нажать комбинацию клавиш Ctrl+Shift+K.

При этом последовательно появятся следующие окна:

•окно компилятора с перечисленными в верхней части этапами компиляции (рисунок 10.25);

•окно сообщений компилятора об ошибках (Error) и замечаниях

(Warning) (рисунок 10.26);

232

•окно подсистемы функционально-логического моделирования

(рисунок 10.27);

•окно сообщений подсистемы функционально-логического моделирования (рисунок 10.28).

Рис.10.25.– Окно компилятора

Рис.10.26.– Окно сообщений компилятора

233

Рис.10.27.– Окно подсистемы функционально-логического моделирования

Рис.10.28.– Окно сообщений подсистемы функционально-логического моделирования

Для просмотра результатов моделирования необходимо щелкнуть левой кнопкой «мыши» на ОК в окне сообщений (см. рисунок 10.28) или нажать клавишу ENTER на клавиатуре, после чего щелкнуть левой кнопкой «мыши» на кнопке Open SCF в окне подсистемы моделирования (см. рисунок 10.27). При этом появится окно редактора сигналов с результатами моделирования

(рисунок 10.29).

Рис.10.29.– Результаты функционально-логического моделирования

Для расчета задержек прохождения сигналов со входов на выходы проектируемого устройства следует щелкнуть левой кнопкой «мыши» на пункте меню MAX+plus II\Timing Analyzer. При этом появится таблица задержек сигналов (рисунок 10.30), а результаты автоматически сохранятся в

234

текстовом файле с именем проекта и расширением .tao (в рассматриваемом примере sd_reg.tao). Файл с таблицей задержек можно просмотреть любым текстовым редактором, в том числе и встроенным в MAX+plus II. Он вызывается щелчком левой кнопки «мыши» на пункте меню MAX+plus II\Text Editor.

Для просмотра базового плана кристалла ПЛИС с размещенными элементами схемы проекта следует щелкнуть левой кнопкой «мыши» на пункте меню MAX+plus II\Floorplan Editor. При этом появится окно базового плана ПЛИС (рисунок 10.31).

Для просмотра цоколевки внешних выводов ПЛИС необходимо щелкнуть левой кнопкой «мыши» на пункте меню Layout\Device View (рисунок 10.32).

Подготовка файлов для программирования ПЛИС в соответствии с разработанным проектом осуществляется автоматически после активизации левой кнопкой «мыши» пункта меню MAX+plus II\Programmer.

Рис.10.30.– Таблица задержек сигнала

235

Рис.10.31.– Базовый план ПЛИС

Рис.10.32.– Цоколевка ПЛИС

236

10.2.Лабораторная работа №1. Моделирование простейших устройств

впакете программ Max Plus II

Цель лабораторной работы: получить представление о системе автоматизированного проектирования Max Plus II.

Порядок выполнения лабораторной работы:

•ознакомиться со сведениями о системе Max Plus II, изложенными в пп.10.1;

•получить у преподавателя вариант задания к лабораторной работе;

•выполнить последовательно все этапы проектирования, изложенные в пп.10.1;

•результаты проектирования показать преподавателю;

•приступить к проектированию заданного преподавателем устройства;

Отчет по лабораторной работе сдается преподавателю в распечатанном с одной стороны листа на формате А4 виде.

Содержание отчета по лабораторной работе №1:

1.Титульный лист установленного образца (Приложение №1).

2.Содержание.

3.Схема электрическая принципиальная заданного устройства (согласно варианту) с объяснением на вентильно-регистровом уровне.

4.Временная диаграмма работы устройства с описанием на уровне входных и выходных сигналов.

5.Выводы с указанием на результаты проектирования.

6.Файлы проекта в Max Plus II на носителе информации.

Варианты заданий к лабораторной работе №1:

237

Вариант №1.

Рис.10.33.–Регистр

Рис.10.34.–D-триггер

Рис.10.35.–Результаты моделирования регистра

238

Вариант №2.

Рис.10.36.– Трехразрядный сумматор на элементах исключающее ИЛИ, И- НЕ

Рис.10.37.– Сумматор на элементах исключающее ИЛИ, И-НЕ

Рис.10.38.– Результаты моделирования трехразрядного сумматора

239

Вариант №3.

Рис.10.39.– Трехразрядный сумматор на элементах И-НЕ

Рис. 10.40.– Сумматор на элементах И-НЕ

Рис.10.41.– Результаты моделирования сумматора

240

Вариант №4.

Рис.10.42.– Дешифратор на элементах И-НЕ

Рис.10.43.– Блок DS1

Рис. 10.44.– Блок DS2