УЧЕБНО-МЕТОДИЧЕСКИЙ КОМПЛЕКС ПО ПРЕДМЕТУ «СиФО ЭВМ»

161

•информация передается словами, а информационная ширина интерфейса равна длине слова ОП;

•в каждый момент времени обеспечивается информацией только одна пара у-в;

•прямой обмен информацией между двумя ВУ невозможен, источником или приемником информации всегда является П или ОП.

Если необходимость обмена возникает одновременно в нескольких устройствах, то конфликт между ними разрешается с помощью специального устройства – контроллера шин, который часто включается в состав процессора.

Причина обмена информацией между ВУ только через П или ОП – различие быстродействия ВУ, которое приводит к необходимости буферизации. Для буферизации в контроллеры вводят внутреннюю память небольшого объема.

Единый интерфейс – высокоэффективный способ организации обмена информацией в ЭВМ, комплектуемых небольшим количеством ВУ. В едином интерфейсе обеспечивается большое многообразие режимов обмена.

При общем интерфейсе аппаратура управления вводом-выводом рассредоточена по отдельным модулям, и ее объем существенно зависит от числа ВУ в составе ЭВМ.

Поэтому по схеме с единым интерфейсом строятся мини- и микроЭВМ с небольшим числом ВУ. При этом структуры мини ЭВМ строятся по схеме с общей шиной, с микро ЭВМ с мультишиной (модификацией единого интерфейса). Мультишина обладает большими логическими возможностями.

Для построения высокопроизводительных ЭВМ общего назначения, работащих с многобайтными словами, с большим набором ВУ, используется более сложная иерархическая структура системы ввода-вывода с процессорами (каналами) ввода - вывода.

П

Рис. 6.5.– Структура ЭВМ на основе канала ввода/вывода

Эта структура часто называется структура ЭВМ на основе канала вводавывода. Здесь отсутствует однородность в структуре потоков и форматах представления данных, что приводит к необходимости иметь в ЭВМ несколько специализированных интерфейсов.

В данной структуре используются интерфейсы четырех типов:

•оперативной памяти. Через интерфейс основной памяти производится обмен информацией между ОП, с одной стороны, и процессором (процессорами) и каналами ввода-вывода – с другой;

•процессор - каналы. Интерфейс "процессор - каналы" предназначается для передачи управляющей информации между процессорами и каналами ввода-вывода;

•ввода-вывода. Через интерфейс ввода-вывода производится обмен информацией между каналами и контроллерами ВУ;

•малые интерфейсы внешних устройств. Через малые интерфейсы осуществляется передача информации между контроллерами ВУ и ВУ.

163

Наиболее быстродействующими являются интерфейс ОП и интерфейс “процессор-канал”.

При проектировании ЭВМ интерфейсы стремятся унифицировать, в первую очередь интерфейсы, обеспечивающие сопряжение с периферийными устройствами (интерфейсы ввода-вывода). Интерфейсы периферийных устройств не могут быть унифицированы, т.к. сами эти устройства весьма разнообразны по принципу действия, по выполняемым операциям и по используемым форматам данных и сигналам.

Каналы ввода-вывода разгружают процессор от операций ввода-вывода. Они осуществляют прямой доступ к памяти.

Функции контроллеров ВУ в основном остаются такие же, что и в структуре с общим интерфейсом, но общее для всех контроллеров оборудование вынесено в канал, а в контроллере оставлены только схемы специфичные для конкретного типа ВУ.

При большом числе ВУ использование КВВ экономит оборудование за счет централизации в канале весьма сложных функций по обслуживанию ВУ.

6.3.Описание и структура многофункциональных линий порта

ввода-вывода

6.3.1. GP0/AN0/CIN+

Каждый вывод GPIO может выполнять несколько различных функций. Структурная схема порта изображена на рис. 6.6.

Вывод GP0 конфигурируется для одной из следующих функций:

•порт ввода/вывода общего назначения;

•аналоговый вход для АЦП;

•аналоговый вход компаратора.

6.3.2. GP1/AN1/CIN-/VREF

Структурная схема этого порта изображена на рис. 6.6. Вывод GP1 конфигурируется для одной из следующих функций:

•порт ввода/вывода общего назначения;

•аналоговый вход для АЦП;

•аналоговый вход компаратора;

•вход опорного напряжения для АЦП.

164

Рис.6.6.– Структурная схема порта ввода/вывода

6.3.3. GP2/AN2/T0CKI/INT/COUT

Структурная схема этого порта изображена на рис. 6.7. Вывод GP2 конфигурируется для одной из следующих функций:

•порт ввода/вывода общего назначения;

•аналоговый вход для АЦП;

•вход импульсов для TMR0;

•внешнее прерывание по фронту импульса;

•цифровой выход компаратора.

165

6.3.4. GP3/MCJLR/VPp

Структурная схема этого порта изображена на рис. 6.8. Вывод GP3 конфигурируется для одной из следующих функций:

-порт ввода/вывода общего назначения;

-вывод сигнала общего сброса.

6.3.5.GP4/AN3/HG/OSC2/CLKOUT

Структурная схема этого порта изображена на рис. 6.9. Вывод GP4 конфигурируется для одной из следующих функций:

•порт ввода/вывода общего назначения;

•аналоговый вход для АЦП;

•вход TMR1 Gate;

•подключение кварца или керамического резонатора;

•выход тактовой частоты.

6.3.6.GP5fT/CKI/OSC1/CLKIN

Структурная схема этого порта изображена на рис. 2.13. Вывод GP5 конфигурируется для одной из следующих функций:

•порт ввода/вывода общего назначения;

•вход импульсов для TMR1;

•подключение кварца или керамического резонатора;

•вход внешней тактовой частоты.

166

Рис.6.7.– Структурная схема порта ввода/вывода GP2

167

Рис.6.8.– Структурная схема порта ввода/вывода GP3

Таблица 6.1. Перечень регистров, ассоциированных с портами ввода-вывода

168

Рис.6.9.– Структурная схема порта ввода-вывода GP4

169

Рис.6.10.– Структурная схема порта ввода-вывода GP5

Обозначения: х = неопределенное, и = не изменяется, - = не применяется, читается как «О». Выделенные заливкой биты не влияют на работу портов.

6.4.Принципы построения параллельного порта.

Параллельные порты предназначены для обмена информацией микропроцессора с внешними устройствами, при этом в качестве внешнего устройства может использоваться другой компьютер. Параллельные порты позволяют согласовывать низкую скорость работы внешнего устройства и высокую скорость работы системной шины микропроцессора. С точки зрения внешнего устройства порт представляет собой обычный источник или приемник информации со стандартными цифровыми логическими уровнями (обычно ТТЛ), а с точки зрения микропроцессора - это ячейка памяти, в которую можно записывать данные или в которой сама собой появляется информация.

Вкачестве внешнего устройства может служить любой объект управления или источник информации (различные кнопки, датчики, микросхемы приемников, синтезаторов частот, дополнительной памяти, исполнительные механизмы, двигатели, реле и т.д.).

Взависимости от направления передачи данных параллельные порты называются портами ввода, вывода или портами ввода вывода.

Структурная схема порта ввода приведена на рис 6.11.