Fpm dram быстрая страничная память
В FPM DRAM, разработанной в 1995 году была внедрена поддержка сокращенных адресов: если очередная запрашиваемая ячейка находится в той же самой строке (а в силу последовательного выполнения команд это встречает и часто), что и предыдущая, ее адрес определяется сменой номера столбца; выбор строки уже не требуется.
На диаграммах показано, что для чтения двух последовательных ячеек, при чтении D2, DRAM память тратит время на повторное открытие строки (на диаграмме – R2, при условии последовательных ячеек значение R2 совпадает с R1).
А FPD DRAM не закрывает строку, считывая данных по очереди из столбцов C1, C2, C3.
При последовательном чтении ячеек памяти, данная технология позволила сократить время доступа на 40%. Данное решение применяется и в современных типах памяти.
EDO-DRAM
Следующим усовершенствованием стала EDO-DRAM (Extended Data Out) – память с усовершенствованным выходом (1996 год) Идея, применённая в EDO-DRAM: оснастить микросхему памяти специальным триггером-защелкой, удерживающим информацию на линии данных после исчезновения сигнала CAS. В этом случае возможно дезактивировать сигнал CAS до окончания чтения текущей порции данных, подготавливая в это время микросхему к приему номера следующего столбца.
Как видно на рисунках, в EDO DRAM памяти выбор следующего столбца производится до окончания чтения текущей порции данных. Максимальный прирост производительности данной технологии дал 30%, а триггер-защелка данных используется в современных планках памяти.
Bedo (Burst edo) - пакетная edo ram
Следующим шагом была пакетная память, обеспечившая двукратное увеличение производительности. В микросхему памяти был добавлен генератор номера столбца: после обращения к произвольной ячейке микросхема BEDO автоматически (за счет генератора), увеличивала номер столбца на единицу, не требуя его явной передачи. При этом считывался пакет данных. Под счетчик-генератор конструкторы отвели всего лишь два бита, поэтому максимальная длина пакета не превышала четырех ячеек.
Примечание: подобная архитектура памяти привела к тому, что процессоры (Intel 80486 и Pentium), работающие с этой памятью, никогда не обрабатывают менее четырех смежных ячеек за раз.
Выигрыш данной технологии обеспечил 40%-ное увеличение производительности по сравнению с EDO-DRAM. Пакетная передача используется в современных модулях памяти, но сама память BEDO оказалась не конкурентоспособной и не получила практически никакого распространения.
Основным минусом BEDO была асинхронная организация памяти: все процессы, происходящие в памяти, не были синхронизированы по импульсу тактового генератора. Так как работа контроллера памяти и самой микросхемы памяти были не синхронизованы, не было никаких гарантий, что начало рабочего цикла микросхемы памяти будет совпадать с началом такового импульса контроллера; поэтому контроллер памяти минимальным временем ожидания считал два такта своей работы (на всякий случай). Время тратилось на стабилизацию сигналов и осознание сигналов микросхемой памяти; в силу асинхронности памяти предсказать, сколько именно времени потребуется, было невозможно.
Одновременно с развитием перечисленных технологий разрабатывались синхронные варианты оперативной памяти, в которых все операции должны были производится строго по тактовому импульсу.