Сумматоры

Это устройства, предназначенные для сложения чисел в двоичном и реже в 2-10 коде.

Классификация сумматоров:

1) По характеру действия: комбинационные (не имеющие памяти);

накопительные (сохраняющие результаты вычислений).

2) По способу обработки чисел: последовательного и параллельного типа.

3) По способу формирования сигнала переноса: с последовательным, сквозным и групповым переносом.

Полусумматор

S = - функция суммы

P = - функция переноса

S – бит суммы; Р – бит переноса;

HS – half sum – полусумматор.

Обозначение на схемах

Таблица истинности полусумматора.

Входы		Выходы
А	В	Р	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Развернутая схема полусумматора приведена на рис. 2.16.

Рис. 2.16 Полусумматор

Полусумматор пригоден для сложения двух чисел только в младшем разряде. Как видно из схемы сложения двух многоразрядных чисел для n-го разряда необходим бит переноса . Поэтому полный сумматор должен иметь 3 входа.

Полный сумматор

Таблица истинности сумматора

Входы			Выходы
А	В
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Схема полного сумматора на элементах М2 приведена на рис. 2.17.

Рис. 2.17 Полный сумматор на элементах М2

Сумматор можно выполнить и на простых логических элементах (рис. 2.18).

Рис. 2.18 Полный сумматор на элементарных логических элементах.

Условное обозначение одноразрядного сумматора

Сумматоры последовательного действия

Используется один общий для всех разрядов полный сумматор с дополнительной цепью задержки (рис. 2.19).

Рис. 2.19 Структура последовательного многоразрядного сумматора

Оба слагаемых кодируются последовательностями импульсов, которые синхронно вводятся в сумматор через входы А и В, начиная с младших разрядов.

Цепь временной задержки (л.з.) обеспечивает хранение импульса переноса на время одного такта, то есть до прихода пары слагаемых следующего разряда, с которыми он будет просуммирован.

Достоинство: малые аппаратные затраты.

Недостатки: 1) низкое быстродействие, так как одновременно суммируется лишь пара слагаемых;

2) для хранения А и В и преобразования последовательного кода выходных импульсов S в параллельный необходимы дополнительные аппаратные затраты.

Сумматоры параллельного типа

Схема сумматора параллельного типа с последовательным переносом приведена на рис. 2.20.

Рис. 2.20 Параллельный сумматор с трактом последовательного переноса

Число сумматоров равно числу разрядов слагаемых, поэтому слагаемые А и В складываются во всех разрядах одновременно, а перенос Р поступает с окончанием операции сложения в предыдущем разряде.

Недостатки: Ограниченное быстродействие, так как формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего разряда не распространится последовательно по всей схеме.

Уменьшение времени распространения сигнала переноса достигается тем, что для каждого двоичного разряда дополнительно находятся два сигнала: образования переноса G_i и распространения переноса H_i.

G_i = A_i · B_i H =

Если , то G_i = 1, т.е. образуется сигнал переноса P_i в высший разряд независимо от формирования функций суммы в предыдущих разрядах.

Если или , то есть , то перенос в последующий разряд произойдет при наличии сигнала переноса из предыдущего разряда.

Если функции распространения переноса в двух соседних разрядах равны 1, то есть , и при этом имеется сигнал переноса из предыдущего разряда, то перенос производится непосредственно в разряд номер i+2.

Типичными представителями сумматоров являются:

К155ИМ2 - двухразрядный

К155ИМ3 - четырехразрядный

Вычитатели (субтракторы)

SUB – обозначение вычитателей, но они как отдельные микросхемы не выпускаются, т.к. операция вычитания может быть заменена сложением и роль вычитателя может выполнить сумматор.

Операция вычитания заменяется операцией сложения уменьшаемого с вычитаемым в дополнительном коде.

Например: А – В = ?

1 пример: когда А

А = 111 =

В = 100 =

Сначала В представляют в обратном коде (1 заменить на 0, а 0 на 1), то есть . Затем переводят в дополнительный код, то есть

0110

+

1

, и только потом складывают А и .

1110

+

0111

10101

Появление подчеркнутой 1 переноса свидетельствует о том, что А и результат - положительное число. Сама подчеркнутая единица при этом не входит в итог и отбрасывается. Оставшаяся тетрада двоичных чисел 0101₂ = 5₁₀ является итогом вычисления.

2 пример: когда А

А = 100 =

В = 111 =

Сначала найдем , затем

Сложим А и В_доп

1001

+

0011

_1011

Так как перенос 1 не наблюдается (над чертой можно поставить 0), это значит, что ответ отрицательный и получен в обратном коде. Поэтому следует проинвертировать ответ и прибавить единицу, то есть перевести в дополнительный код.

(А – В)_доп = (А – В)_обр + 1 = 0100 + 1 = 0101, то есть минус 5₁₀.

Интегральная схема четырехразрядного сумматора К155ИМ3 может выполнять роль как сумматора, так и вычитателя (рис. 2.21).

Рис. 2.21 Сумматор – вычитатель

В зависимости от сигнала на управляющем входе А «0» или «1» схемы «исключающее или» работают как повторители или инверторы слагаемого В = В₄В₃В₂В₁, поэтому вычитаемое предстает в прямом или обратном коде, а дополнительный код получается путем прибавления единицы на входе переноса, при Р₀ = 1

Умножение и деление

Умножение сводится к операциям сдвига и сложения частных произведений.

Простейший перемножитель двоичных чисел это двухвходовой логический элемент И. Действительно, логическое перемножение входных переменных совпадает с арифметическим, т. к.

0 х 0 = 0

0 х 1 = 0

1 х 0 = 0

1 х 1 = 1

На рис. 2.22 приведена схема перемножителя двухразрядных двоичных чисел

А = А₀ А₁ и В = В₀ В₁.

Рис. 2.22 Перемножитель двоичных чисел

Лекция 7