Проектирование цифровых схем на языке описания аппаратуры verilog Cтернхейм э., Сингх р., Триведи я.

------------------------------

/ с примечаниями Шевцова С. /

Источник: Digital Design with Verilog HDL,

Eliezer Sternheim, Rajvir Singh, Yatin Trivedi,

Design Automation Series, 1990.

Перевели: Грушин А.И., Власенко Э.С.

ВЕРСИЯ 6 (08.06.92)

МОСКВА - 1992

Содержание

Предисловие - 3

Введение - 3

Организация книги - 3

Глава 1. Зачем нужны языки описания аппаратуры - 4

Тенденции развития методов проектирования - 4

Проектирование на ЯОА - 4

Проектирование на языке Verilog - Error: Reference source not found

Глава 2. Основы языка описания аппаратуры verilog - 5

Понятие модуля - 5

Основные типы данных - 7

Основные операции и выражения - 8

Процедурные операторы - 10

Цикл for - 11

Цикл c условием продолжения while - 11

Оператор выбора - 11

Цикл repeat - 12

Цикл forever - 12

Понятие времени и событий - 13

Управление временем и событиями - 14

Понятие параллелизма - 16

Пара fork-join - 16

Оператор блокировки - 16

Функции и задачи - 17

Функциональное описание - 18

Структурное описание - 19

Смешанное представление - 20

Глава 3. Моделирование конвейерного процессора - 20

Пример SISC-процессора - 21

Модель системы команд - 22

Описания - 23

Основной процесс - 24

Инициализация системы - 25

Функции и задачи - 26

Тестовая программа - 27

Запуск модели - 27

Отладка - 27

Моделирование управления конвейером - 28

Что такое конвейер ? - 28

Функциональное разбиение - 29

Устройство выборки - 30

Исполнительное устройство - 31

Устройство записи результатов - 32

Операции управления фазы 2 - 33

Проблема взаимных блокировок - 34

Генерация тестовых векторов - 35

Резюме - 36

Глава 4. Моделирование системных блоков - х

Глава 5. Моделирование кэш-памяти - х

Глава 6. Моделирование универсального асинхронного интерфейса - х

Глава 7. Моделирование подсистемы флоппи-диска - х

Глава 8. Полезные приемы моделирования и отладки - х

Формальный синтаксис языка Verilog - х

Ключевые слова языка Verilog - х

Предисловие

Проектирование больших систем на уровне вентилей изжило себя. Инженеры движутся в направлении использования языков описания аппаратуры. Наиболее известными современными языками описания аппаратуры являются Verilog и VHDL. Эта книга предназначена для разработчика, ее авторами являются разработчики, которые лучше знают, как учить проектированию на языке описания аппаратуры. Verilog создан в 1985 году в фирме Gateway. Он используется более, чем 10000 разработчиками таких фирм, как Sun Microsystems, Apple Computer, Nexgen Microsystems, Motorola, Stardent.

Рей Вайс,

старший редактор по технологии,

газета Electronic Engineering Times