2.1 Основні засади архітектури

 a) Розподілення пам'яті

У суперкомп'ютерах nCube використовується архітектура розподіленої пам'яті, що дозволяє оптимізувати доступом до оперативної пам'яті, мабуть, найбільш критичному ресурсу обчислювальної системи.

Традиційні архітектури з розділеної пам'яттю зручні для систем з гаком числом процесорів, проте, вони погано масштабируются принаймні додавання процесорів і пам'яті. Коли системі з поділом пам'яті збільшується кількість процесорів, зростає конкуренція використання обмеженою пропускну здатність системної шини, що знижує продуктивність сполуки процессор-память. З іншого боку, додавання процесорів у таку систему вимагає збільшення кількості логіки керувати пам'яттю, знижуючи цим продуктивність системи та збільшуючи її ціну.

Ці недоліки відсутні в системах з розподіленої пам'яттю. У такій системі кожен процесор має власну власну локальну пам'ять. Потенційні вузькі місця, пов'язані з шиною процессор-память і необхідністю розробляти системи управління кэшем, повністю виключаються. З додаванням процесорів додається пам'ять, пропускну здатність сполуки процессор-память масштабується разом із обчислювальної потужністю.

 б)Міжпроцесорна мережа

Топологія межпроцессорных сполук, забезпечує масштабирование до значної частини процесорів без зниження продуктивності комунікацій або збільшення часу очікування, є обов'язковою для MPP-систем. Суперкомп'ютери nCube використовують мережну топологію гиперкуба, що відповідає наведеним вимогам. Соединения між процесорами nCube-системы утворюють багатомірний куб, званий гиперкубом. Принаймні додавання процесорів збільшується розмірність гиперкуба. Поєднання двох гиперкубов однаковою розмірності утворює гіперкуб наступній розмірності. N-мерный гіперкуб містить 2?n процесорів. Двухмерный гіперкуб - це квадрат. Трехмерный гіперкуб утворює звичайний куб, а четырехмерный гіперкуб є куб в кубі. Для сімейства суперкомп'ютерів nCube 2 гіперкуб максимальної розмірності 13 містить 8192 процесора. У системі nCube 3 число процесорів може становити 65536 (16-мерный гіперкуб).

Ефективність мережевий топології вимірюється, зокрема, числом кроків передачі даних між найбільш віддаленими процесорами у системі. Для гиперкуба максимальне відстань (число кроків) між процесорами збігаються з размерностью куба. Наприклад, в найбільшому 13-мерном сімейства nCube 2 повідомлення між процесорами будь-коли проходять більш 13 кроків. Порівняйте, в 2-мерной конфігурації "mesh" (петля) із кількістю процесорів, вдвічі меншим числа процесорів в максимальної системі nCube 2, найбільше відстань між процесорами становить 64 кроку. Затримки комунікацій у системі значно збільшуються. Отже, жодна інша топологія сполуки процесорів неспроможна зрівнятися з гиперкубом за паливною ефективністю. Користувач може подвоїти число процесорів у системі, у своїй збільшуючи довжину шляху зв'язок між найбільш віддаленими процесорами лише на крок.

Велика кількість сполук, у гиперкубе створює найвищу пропускну спроможність межпроцессорных сполук проти будь-який інший мережевий схемою. Багато шляхів передачі і компактний дизайн гиперкуба дозволяють передавати дані з дуже високою швидкістю. З іншого боку, гиперкубическая схема характеризується великий гнучкістю, оскільки він дозволяє эмулировать інші популярні топології, включаючи дерева, кільця. Отже, користувачам nCube-систем гарантується коректне виконання додатків, залежать від інших топологий.

 в) Високий рівень інтеграції

Багато переваги nCube-систем, і найвищі показники - надійності і продуктивності, результат використання технології VLSI (Very Large Scale Integration - надвисока ступінь інтеграції). Здебільшого, ніж будь-які інші чинники, на надійність комп'ютера впливає число використовуваних компонентів. Більша число компонентів неминуче збільшує ймовірність збою системи. Через це nCube інтегрує всі функції процесорного вузла одне VLSI-устройство. VLSI-интеграция також скорочує необхідну число сполук, що потенційно можуть суттєво впливати на цілісність всієї системи.

Високий рівень інтеграції скорочує шляху передачі, підвищуючи цим продуктивність системи. Інтеграція процесорного вузла однією чіп залишає вільними контролю лише з'єднання з пам'яттю і мережні інтерфейси замість складних сигналів синхронізації, арбітражу та управління. Ці сполуки тестуються і коригуються з допомогою методів контролю парності і ЕСС (Error Correction Code - код корекції помилок), спрощуючи процес ухвали і ізоляції помилок.