Cache-Speicher

Die Buszykluszeit moderner Prozessoren ist deutlich kürzer als die Zykluszeit preiswerter, großer DRAM-Bausteine → Cache Speicher

Hit-Rate = Anzahl Treffer / Anzahl Zugriffe

t_Access = (Hit-Rate) * t_Hit + (1 - Hit-Rate) * t_Miss (mittelere Zugriffszeit)

Ein Wort – 4 Bytes

Ein Betriebssystem umfasst die Programme eines digitalen Rechensystems, die zusammen mit den Eigenschaften der Rechenanlage die Grundlage der möglichen Betriebsarten des digitalen Rechensystems bilden und insbesondere die Abwicklung von Programmen steuern und überwachen.

Cache-Organisationsformen
DM (Direct Mapped Cache)	An (n-Way Set-Assoziative Cache)	AV (Voll-Assoziativer Cache)
Vergleicher: IMMER 1	Vergleicher: Assoziativität	Vergleicher: Anzahl der Zeilen
Zeilennummer = (Blocknummer) mod (Zeilenanzahl)	Satznummer = (Blocknummer) mod (Satzanzahl)

Speicher

Random Access Memory (RAM): Es werden dort Programme und Daten gespeichert, die “jeder Zeit sofort” („random access“) zur Verfügung stehen müssen.

Speicherhierarchie: Anordnung von Speicher verschiedener Technologie und damit auch verschiedener Eigenschaften nach absteigenden Zugriffsgeschwindigkeiten und aufsteigenden Speicherkapazitäten.

Statische CMOS-Speicherzelle	Dynamische MOS-Speicherzelle
Speichern die Information in FlipFlops.	Speichern die Information in Kondensatoren.
Inhalt von SRAM-Bausteinen ist NICHT flüchtig.	Inhalt von DRAM-Bausteinen ist flüchtig. (Refresh)
Kürzere Zugriffszeit.	Längere Zugriffszeit. Dichter integrierbar.

512x8 Organisation -> 512 Zellen, 8 Bit Wörter

Virtuelle Speicherverwaltung

Virtuelle Speicherverwaltung erlaubt: Nutzung eines scheinbar größeren Speichers, als physikalisch vorhanden. Isolation zwischen verschiedenen Anwendungen untereinander und gegenüber dem Betriebssystem.

MMU (Memory Management Unit): Setzt virtueller (logischer) Adressen in physikalische Adressen um. Unterstützt Adressberechnung in Hardware.

Speicherverwaltung
Segmentierung	Seiten
Der virtuelle Adressraum wird in Segmente von verschiedener Länge zerlegt. Segmente können relativ groß sein Geringer Datentransfer Umfangreicher Datentransfer beim Ein-/Auslagern Externe Fragmentierung	Der logische und der physikalische Adressraum wird in “Teile fester Länge", die sogenannten Seiten (Pages) unterteilt. Sind relativ kein (4KByte) Bessere Hauptspeicherauslastung Häufiger Datentransfer (Geringe) interne Fragmentierung

Befindet sich eine Seite oder ein Segment nicht im Hauptspeicher, so löst der Prozessor eine Unterbrechung aus, um die Seite oder das Segment durch das Betriebssystem zu laden.

Probleme der virtuellen Speicherverwaltung
Einlagerungszeitpunkt (Wann)	Zuweisungsproblem (An welche Stelle)	Ersetzungsproblem (Was muss ausgelagert werden)

Cache und MMU
Virtueller Cache	Physikalischer Cache
+ Keine Verzögerung durch die Adressberechnung der MMU. - Beim Wechsel von einem Prozess zu einem anderen muss der virtuelle Cache geflusht werden.	+ Weniger Bits müssen als Tag gespeichert werden. - Cache-Hit ist langsamer.

Translation Lookaside Buffer (TBL): Ein schneller vollassoziativer Cache zur Beschleunigung der Umsetzung virtueller in physikalischen Adressen. Speichert automatisch die zuletzt benutzen Einträge aus dem Seitentabellenverzeichnis und der Seitentabelle. Im Trefferfall muss nicht auf die im Hauptspeicher liegenden Tabellen zugegriffen werden.

Schutzmechanismen
Schutzebenen (PL: Privilege Levels)	Regeln für den Zugriffsschutz (protection rules)

System mit vier Schutzebenen: Kern (PL = 0), BIOS (PL = 1), Kommando-Interpreter (PL = 2), Anwendungen (PL = 3).