6.4. Ограничения целостности ресурса

Ресурсами процессора являются программная память, память данных, функциональные устройства, РОН и перекрёстные линии. Никакие две команды в пределах того же выполняемого пакета не могут использовать одни и те же ресурсы.

1. Ограничения целостности на использование командами одного и того же функционального устройства: две команды, использующие одно и то же функциональное устройство, не могут размещаться в одном выполняемом пакете.

2. Ограничения целостности на перекрестные линии (1X и 2X):

• в одном и том же выполняемом пакете только один модуль (.S, .L или .M) как стороны А, так и стороны В ЦПУ может прочитать исходный операнд из регистра противоположной стороны через перекрестные линии;

• две команды, использующие ту же перекрестную линию, не могут размещаться в одном и том же выполняемом пакете, поскольку имеется только одна шина из РОН стороны А в РОН стороны B и одна шина из РОН стороны B в РОН стороны A.

3. Ограничения целостности на чтения регистра: в одном и том же выполняемом пакете не может произойти более четырёх операций чтения того же самого регистра. При этом регистры условий не учитываются.

4. Ограничения целостности на записи в регистр:

• две команды не могут записывать в тот же регистр в том же такте;

• две команды с одинаковым регистром результата могут планироваться параллельно, пока они не пишут в него в одном и том же такте.

5. Ограничения целостности на загрузку и хранение:

• команды загрузки/хранения могут использовать указатель адреса на регистры одной стороны ЦПУ, пока регистры другой его стороны выполняют загрузку или хранение;

• регистр адреса должен находиться на той же стороне ЦПУ, на которой используется устройство .D;

• две команды загрузки/хранения, использующие приёмник/источ-ник одной и той же стороны ЦПУ не могут размещаться в одном и том же выполняемом пакете.

7. Преобразователи сигналов

Для связи цифровых систем с контрольно-измерительной аппаратурой используются аналого-цифровые (АЦП) и цифро-аналоговые (ЦАП) преобразователи. Как ЦАП, так и АЦП выпускаются в интегральном исполнении. В маркировке микросхем ЦАП используются буквы ПА, а микросхем АЦП – буквы ПВ.

7.1. ЦАП

ЦАП преобразуют цифровую форму представления информации в аналоговую.

Принцип цифро-аналогового преобразования состоит в суммировании эталонных токов, пропорциональных весовым коэффициентам двоичных разрядов. Технически суммирование токов реализуется резистивной матрицей с взвешенными резисторами или с резистивной сеткой R-2R.

М атрица с взвешенными резисторами представляет собой цепочки двоично-взвешенных по параметру резисторов (рис. 56). Токи в ветвях матрицы пропорциональны весовым коэффициентам двоичных разрядов: I_n-1 = U_оп / R, I_n-2 = U_оп / 2R = I_n-1 /2, …, I₀ = I_n-1 /2^n-1. Токовые переключатели управляются соответствующими разрядами входного двоичного набора. При нулевом значении разряда переключатель замкнут на землю, а при единичном – подключает соответствующую ветвь матрицы к выходной цепи. Таким образом, I_ВЫХ обратно пропорционален десятичному числу, эквивалентному данному двоичному набору, управляющему токовыми переключателями.

Матрица с взвешенными резисторами большой разрядности трудно реализовать в интегральном исполнении из-за широкого диапазона значений параметров резисторов. Поэтому в интегральных ЦАП используется матрица с резистивной сеткой R-2R, в которой применяются резисторы лишь двух параметров – R и 2R.

Каждая ветвь матрицы R-2R (рис. 57) состоит из двух параллельно включенных резисторов параметром 2R. Следовательно, ток, втекающий в каждую ветвь, уменьшается вдвое: I_n-1 = U_ОП/2R, I_n-2 = I_n-1/2, …, I₀ = I_n-1/2^n-1. Таким образом, токи в ветвях, как и прежде, обратно пропорциональны весовым коэффициентам двоичных разрядов.

Д ля преобразования тока в напряжение к выходу ЦАП подключают усилитель. Кроме того, работа ЦАП синхронизируется тактовыми импульсами, что обусловливает ступенчатую форму выходного напряжения. Для преобразования ступенчатого сигнала в непрерывный сигнал после усилителя устанавливают фильтр нижних частот.

Промышленностью выпускаются микросхемы ЦАП разрядностью от 6 до 18. Полярность выходного тока в двухполярных ЦАП определяется значением старшего разряда входного двоичного набора.

7.2. АЦП

АЦП преобразует аналоговую форму представления информации в цифровую. При этом в АЦП происходят процедуры дискретизации и последующего квантования входного напряжения.

В зависимости от метода преобразования различают АЦП последовательного счёта, последовательного приближения и параллельного действия.

АЦП последовательного счёта реализуются с промежуточным преобразованием входного напряжения чаще всего во временной интервал. Одним из распространенных АЦП этого типа являются АЦП с однотактным интегрированием (рис. 58).

При пуске преобразователя снимается сигнал U_y запрета с входа R счётчика и на короткое время замыкается ключ, обеспечивая заряд конденсатора до данного мгновенного значения входного напряжения. После размыкания ключа конденсатор сохраняет заряд в течение цикла преобразования. Суммирующий счётчик начинает заполняться тактовыми импульсами с частотой следования F_T, обусловливая на выходе ЦАП (В/А) линейно нарастающее напряжение ступенчатой формы. Когда это напряжение становится равным напряжению U_c на конденсаторе, аналоговый компаратор F переключается, формируя тем самым сигнал записи в буферный регистр двоичного числа, сформированного счётчиком к этому моменту времени: N₂(t₁) = (t₁–t₀)F_T = 2ⁿU_вх(t₀)/U_max , где n – число разрядов счетчика, а U_max – наибольшее допустимое значение входного аналогового напряжения. Далее интегрирование продолжается и в момент переполнения счётчика на его R-входе устанавливается сигнал запрета. На этом цикл преобразования заканчивается, хотя тут же может начаться вновь.

О сновным недостатком АЦП последовательного счёта является низкое быстродействие (длительность цикла преобразования Т_Ц = 2ⁿ / F_T), что существенно ограничивает полосу частот обрабатываемого сигнала.

А ЦП последовательного приближения использует принцип перерегулирования. В таких АЦП (рис. 59) счётчик заменён регистром последовательного приближения (РПП).

РПП представляет собой набор D-триггеров, входы С которых соединены параллельно. До пуска АЦП все триггеры РПП находятся в нулевом состоянии. С пуском АЦП по фронту первого тактового импульса к информационному входу РПП подключается D-вход триггера старшего разряда с одновременной установкой этого триггера в состояние единицы. В результате на выходе ЦАП формируется напряжение U₁ = 0,5U_max. Это напряжение сравнивается компаратором с напряжением на конденсаторе. По срезу того же тактового импульса результат сравнения с выхода компаратора записывается в триггер старшего разряда. Таким образом, состояние старшего триггера остается равным 1, если U₁  U_C и изменяется на нулевое, если U₁ > U_C. По фронту второго тактового импульса к информационному входу РПП подключается D-вход следующего, более младшего триггера, с одновременной установкой его в состояние единицы. В результате напряжение на выходе ЦАП увеличится на величину 0,5U₁ = 0,25U_max. По срезу того же тактового импульса в этот триггер записывается результат сравнения нового напряжения с напряжением на конденсаторе. Далее процесс преобразования протекает аналогично, причём подключение k-го триггера РПП соответствует приращению выходного напряжения ЦАП на величину U_k = 0,5U_k-1 = U_max /2^k (k = 1, 2, …, n).

По сигналу U_кп (конец преобразования) содержимое РПП переписывается в буферный регистр RG, а сам РПП возвращается в исходное (нулевое) состояние. При этом входное напряжение оказывается уравновешенным суммой напряжений, снимаемых с ЦАП: U_ВХ = , где a_i – значение (1 или 0) i-го разряда РПП, а U_i,ЦАП – напряжение на выходе ЦАП, соответствующее i-у разряду РПП.

В таких АЦП время преобразования определяется отношением Т_Ц = F_T/n, что существенно меньше, чем у предыдущего АЦП.

А ЦП параллельного действия основан на одновременном сравнении входного сигнала с 2ⁿ-1 эталонными напряжениями, и кодировании результата этого сравнения.

Схема n-разрядного АЦП параллельного действия (рис. 60) включает 2ⁿ-1 компараторов, шифратор и буферный регистр.

Резистивный делитель опорного напряжения формирует 2ⁿ-1 эталонных напряжений U_i,ЭТ. Каждое из них сравнивается соответствующим компаратором с данным мгновенным значением входного напряжения. При этом в единичное состояние переключаются лишь те компараторы, для которых U_вх > U_i,ЭТ. Таким образом, сигнал на входе шифратора в общем случае представляет собой последовательность нулей, за которой следует последовательность единиц: 0…01…1.

По срезу тактового импульса результат сравнения фиксируется в шифраторе, а по фронту, сформированное им двоичное число, записывается в регистр.

Такие АЦП являются наиболее быстродействующими, так как преобразование осуществляется за один период тактовых импульсов. Недостаток их заключается в быстром росте числа компараторов с увеличением разрядности, что снижает технологичность интегрального исполнения.