- •Вычислительная техника и информационные технологии
- •Введение
- •Рекомендуемая литература
- •1. Логические основы цифровых устройств
- •1.1. Понятие функции алгебры логики
- •1.2. Основные законы и тождества алгебры логики
- •2. Комбинационные цифровые устройства
- •2.1. Понятие и последовательность синтеза
- •2.2. Способы задания кцу
- •2.3. Вывод минимальной фал
- •2.4. Базисы и минимальные базисы
- •2.5. Построение структурной схемы
- •2.6. Типовые кцу
- •3. Последовательностные цифровые устройства
- •3.1. Понятие и способ задания пцу
- •3.2. Понятие и классификация триггеров
- •3.3. Типовые триггеры
- •3.4. Синтез пцу
- •3.5. Двоичные счетчики
- •3.6. Счетчики с произвольным модулем счета
- •3.7. Регистры
- •3.8. Основные типы сдвигов
- •4. Полупроводниковые запоминающие устройства
- •4.1. Классификация и основные характеристики зу
- •4.2. Организация накопителя зу
- •4.3. Статические озу
- •4.4. Динамические озу
- •5. Основы вычислительных устройств
- •5.1. Способы представления чисел
- •5.2. Форматы представления чисел
- •5.3. Шестнадцатеричный эквивалент представления чисел
- •5.4. Целочисленная и дробная арифметики
- •5.5. Встроенная память/кэш
- •5.6. Типы адресаций операндов
- •6. Цифровые сигнальные процессоры
- •6.1. Структура цсп tms320c6x
- •6.2. Структура командной строки ассемблера tms320c6x
- •6.3. Особенности команд для чисел с фиксированной запятой
- •6.4. Ограничения целостности ресурса
- •7. Преобразователи сигналов
- •8. Сетевые информационные технологии
- •8.1. Локальные вычислительные сети
- •8.2. Аппаратная база компьютерной телефонии
- •8.3. Глобальные сети
- •8.4. Основы защиты информации
- •Приложение. Система команд tms320с6х для чисел с фиксированной запятой
- •Команды пересылки данных
- •Команды загрузки/хранения
- •Арифметические команды
- •Логические команды
- •Команды перехода
- •Сервисные команды
4.2. Организация накопителя зу
Накопитель является основной частью ЗУ. Состоит он из отдельных запоминающих элементов, число которых равно общему числу бит хранимой информации. Каждый запоминающий элемент (ЗЭ) имеет определённый номер (адрес), который должен быть указан при каждом обращении к ЗУ. Таким образом, в полупроводниковых ЗУ используется адресный принцип хранения информации.
К накопителю запоминающий элемент подключается с помощью адресных и разрядных линий (проводников). Адресные линии используются для активизации одного запоминающего элемента или их совокупности с целью чтения либо записи. По разрядным линиям передается записываемая или считываемая информация.
При построении накопителей используются два основных способа объединения запоминающих элементов – словарный и матричный.
С
ловарная
организация (рис. 47) предусматривает
одновременное обращение к нескольким
находящимся в строке запоминающим
элементам. Номер выбираемой строки
определяется подачей разрешающего
сигнала на соответствующую адресную
линию. Выделение отдельного запоминающего
элемента выбранной строки осуществляется
активизацией соответствующей разрядной
линии (РЛ).
С
труктура
накопителя с матричной организацией
представлена на рис. 48. Выбор
запоминающего элемента производится
активизацией адресных линий X
и Y,
на пересечении которых он находится.
4.3. Статические озу
Условное графическое обозначение статических ОЗУ представлено на рис. 49, где символы имеют следующее значение:
А
– адресные
входы, используемые для выбора
запоминающего элемента накопителя;
W/
– вход выбора режима (write/
read
– запись/чтение);
CS – вход выбора кристалла (аналогичен входу стробирования КЦУ);
DI – информационный вход (input);
DO – выход (output).
Накопитель статических ОЗУ имеет матричную структуру, поэтому одна половина адресной шины А определяет номер строки, а другая – номер столбца накопителя.
Р
ежим
работы ОЗУ
задаются комбинацией сигналов CS
и W/
(табл. 1). Во
времени входные сигналы распределяются,
как показано на рис. 50.
И
Табл. 1. Сигналы управления
CS
W/
Режим
1
Хранение
0
1
Чтение
0
0
Запись
В режимах записи и хранения выход ОЗУ установлен в третье состояние.
Задержки передачи cодержимого адресуемого запоминающего элемента на выход ОЗУ при чтении и переключения выхода ОЗУ в третье состояние после снятия сигнала CS связаны с процессами включения и выключения выходных цепей.
Цикл обращения Tц определяется сигналом CS, а именно минимально допустимым временем между моментами его подачи или снятия.
4.4. Динамические озу
Накопитель динамических ОЗУ имеет словарную организацию. Бит информации хранится в паразитной ёмкости p-n-перехода. При этом состояние 0 может сохраняться неопределённо долго, а состояние 1, из-за утечки заряда емкости, – только ограниченное время. Поэтому необходимо периодически восстанавливать хранимую информацию. Операция периодического восстановления информации в динамическом ОЗУ называется рефрешем или регенерацией.
У
словное
графическое обозначение статических
ОЗУ представлено на рис. 51, где CAS
– вход выбора столбца накопителя, а RAS
– вход выбора строк накопителя. Назначение
остальных входов аналогично статическому
ОЗУ.
Табл. 2. Сигналы управления
RAS
CAS
W/
Режим
1
Хранение
0
1
Регенерация
0
0
0
Запись
0
0
1
Чтение
ежимы
работы ОЗУ задаются комбинациями
сигналов CAS,
RAS
и W/
(табл. 2). Во времени входные
сигналы распределяются, как показано
на рис. 52.
Адреса строки и столбца накопителя подаются по одним и тем же адресным линиям в два приёма. Сначала подаётся n-разрядный адрес строки, который фиксируется в ОЗУ по сигналу RAS. При пассивном сигнале CAS за относительно короткое время будет произведена регенерация запоминающих элементов выбранной строки. Регенерация заключается в передаче информации из запоминающих элементов адресованной строки в двунаправленные усилители регенерации, с выходов которых информация вновь записывается в те же запоминающие элементы. Таким образом, последовательно формируя адреса строк, за 2n тактов обеспечивается полная регенерация ОЗУ. По окончании регенерации подаётся n-разрядный адрес столбца, который также фиксируется в ОЗУ, но по сигналу CAS. При этом выбирается одна из разрядных линий, а значение сигнала W/R задает режим работы ОЗУ – запись или чтение.
Цикл обращения динамического ОЗУ определяется сигналом RAS.
4.5. ПЗУ
Накопитель ПЗУ представляет собой совокупность обычно 8-разрядных ячеек памяти и имеет словарно-матричную организацию.
Масочные ПЗУ (типа ROM) программируются на заводе изготовителе с помощью индивидуальных для конкретных заказов фотошаблонов (масок). Такие ПЗУ широко используются в качестве носителей постоянных программ, подпрограмм, кодов физических констант, постоянных коэффициентов и т.п. Их условное графическое обозначение приведено на рис. 53.
М
икросхемы
ПЗУ типа PROM
программируются
пользователем с помощью специальных
устройств – программаторов. Условное
графическое обозначение ПЗУ типа PROM
аналогично масочным, но в среднем поле
пишется PROM.
ППЗУ типа ЕEPROM (РПЗУ-ЭС) и EPROM (РПЗУ-УФ) графически изображаются как ПЗУ типа ROM и PROM, но в среднем поле пишется EPROM или EEPROM. Микросхемы ПЗУ данных типов имеют дополнительные входы для подачи сигналов выбора режима программирования, чтения и стирания информации.
Сравнительные характеристики ППЗУ:
Многие микросхемы ППЗУ типа ЕEPROM допускают как общее, так и адресное (избирательное) стирание с последующей адресной записью. В микросхемах же типа EPROM допускается возможность только общего стирания.
По емкости ППЗУ типа EPROM превышают ППЗУ типа ЕEPROM.
ППЗУ типа ЕEPROM, в отличие от EPROM, перепрограммируются без изъятия из устройства.
ППЗУ типа ЕEPROM допускают значительное число циклов перепрограммирования, достигающее 104. У ППЗУ типа EPROM число циклов перепрограммирования невелико – от 10 до 100.
ППЗУ типа EPROM требуют большого времени стирания (30 – 60 минут) и специально предназначенного для этой цели оборудования.
ППЗУ типа EPROM обладают сравнительно высоким быстродействием при невысокой стоимости.
