Функції середовища Qsys
Визначення та Генерація Апаратних засобів Системи
Завдання GUI Qsys полягає в тому, щоб дозволити легко визначати структуру системи апаратних засобів, і потім генерувати систему. GUI призначений для завдань, що додають компоненти до системи, формуючи компоненти, і визначаючи, як вони з'єднуються разом.
Після того, як додати всі компоненти і визначати всі необхідні параметри системи, Qsys готовий генерувати системні міжз’єднання і вихідні файли HDL, які описують систему. Протягом генерації системи, Qsys згенерує наступні елементи:
Файл HDL для system module верхнього рівня і для кожного компонента в системі;
Файл Символу Блоку (.bsf) представляє system module верхнього рівня для використання в Файлах Блок-схеми Quartus II (.bdf);
Файли ПО (опціонально);
Тестбенчі для system module і фали моделювання ModelSim® (опціонально).
Після того, як згенеруєтья system module, він може бути включений в проект безпосередньо в Quartus II.
Створення карти пам'яті для розробки ПЗ
Для кожного мікропроцесора в системі, Qsys довільно генерує заголовний файл header, який визначає адресу кожного підлеглого компонента Avalon-MM. Крім того, кожен підлеглий компонент може забезпечуватися програмними драйверами та іншими функціями програмного забезпечення та бібліотеками для процесора.
Створення моделей симуляції і тестбенч
Qsys генерує і модель симуляції і тестбенчі для всієї системи. Тестбенчі включають наступні можливості:
Приклади застосування системного модуля;
Драйвери всіх тактових імпульсів та скидів відповідно;
Опціонально може включати моделі off-chip пристроїв.
Інтерфейс Avalon-mm
System interconnect fabric для інтерфейсів з розподіленою пам'яттю - структура міжз’єднань з широкою смугою пропускання для з'єднання компонентів, які використовують Avalon-MM інтерфейс.
Високорівневий опис
System interconnect fabric - сукупність міжз’єднань і логічних ресурсів, яка з'єднує Avalon-MM майстер і підлеглі порти на компонентах в системі. Qsys генерує system interconnect fabric, щоб відповідати потребам певних компонентів в системі. System interconnect fabric інкапсулює деталі зв'язку в системі. Це гарантує, що сигнали між головними і підлеглими портами підуть правильно, поки порти дотримуються правил специфікації інтерфейсу Avalon-MM.
System interconnect Avalon-MM підтримує:
Будь-яка кількість головних і підлегли. Відносини майстер-підлеглий можуть бути один до одного, один до багатьох, багато до одного, або багато до багатьох;
Компоненти на-чіпі;
Інтерфейс до пристроїв поза чіпом;
Різна ширина шини даних;
Різні джерела тактування;
Багатопортові компоненти.
Малюнок 2-1 показує спрощену діаграму system interconnect fabric в прикладі системи з розподіленою пам'яттю з багатьма майстрами.
Рис. 2.1 Приклад з’єднання пристроїв інтерфейсом Avalon-MM
Генерація system interconnect fabric - первинна мета Qsys.
System interconnect fabric складається з синхронної логіки і ресурсів маршрутизації в FPGA. Для кожного інтерфейсу порту на компонентах, system interconnect fabric управляє передачами Avalon-MM, взаємодіючи і відповідаючи на сигнали на пов'язаному компоненті. Сигнали, які з'являються на головному порту і відповідному підпорядкованому порту пари майстер-підлеглий, можуть бути відмінними в залежності від того, як system interconnect fabric транспортує сигнали між головними і підлеглими портами. System interconnect fabric може наставити між майстром і підлеглим комбінаторики, реєстрів або взагалі нічого крім проводів.