Циклы шины

Циклы шины ISA всегда асинхронны. Сигналы разрешаются, запрещаются и могут быть выработаны в любое время. На шине существуют 4 типа циклов:

• Доступ к Ресурсу.

• ПДП.

• Регенерация.

• Захват Шины.

Цикл Доступ к Ресурсу выполняется, если центральный процессор или внешняя плата в качестве задатчика обмениваются данными с различными ресурсами на шине.

Цикл ПДП выполняется, если контроллер ПДП является задатчиком на шине и выполняет циклы передачи данных между памятью и УВВ.

Цикл Регенерации выполняется только контроллером регенерации для регенерации микросхем динамической памяти.

Цикл Захвата Шины выполняется внешней платой для того, чтобы стать задатчиком на шине.

Структурно циклы отличаются по типу задатчика на шине и видами ресурсов доступа на ней. Внутри типа цикла существуют различные виды его, обусловленные различной продолжительностью каждого вида.

Существуют три типа цикла Доступа к Ресурсу:

• цикл без тактов ожидания - этот цикл наиболее короткий из всех возможных. Он может быть выполнен только при доступе ЦП или внешней платы (если она владеет шиной) к 16-разрядной памяти;

• нормальный цикл - может быть выполнен ЦП или внешней платой (если она владеет шиной) при доступе к 8- или 16-разрядному УВВ или к памяти. После выдачи на шину сигналов адреса задатчик разрешает командные сигналы. Длительность нормального цикла зависит от размера данных и адреса ресурса доступа;

• удлиненный цикл - при выполнении этого цикла ресурс доступа запрещает сигнал готовности на время, необходимое ему для приема или передачи данных. Удлиненный цикл может быть выполнен ЦП или внешней платой (если она владеет шиной) при доступе к 8- или 16-разрядному УВВ или к памяти.

В циклах ПДП и Регенерация тоже существуют два вида: нормальный и удлиненный, исходя из таких же, описанных выше условий.

На этом, мы заканчиваем рассмотрение шины ISA и переходим к шине PCI. Шина (и ее вариации) является основной на текущий момент, поэтому рассмотрим ее наиболее подробно.

Шина PCI

Архитектура шины PCI

Интерфейс PCI имеет двухшинную структуру: шину адреса/данных (АД) и шину управления. Интерфейс использует два набора сигналов: базовый и расширенный. Базовый поддерживает минимальную конфигурацию, а расширенный дополнительно - 64 разрядные операции, тестирование плат, кэш-память и прерывания. В минимальной конфигурации задатчик имеет 49 линий для различных сигналов.

Шина PCI процессорно независимая и взаимодействует с главным процессором и памятью через главный мост (Host bus). Интерфейс PCI имеет иерархическую структуру, может взаимодействовать с шиной расширения типа, например ISA, через соответствующий контроллер. К шине PCI подсоединены два типа объектов: задатчики и исполнители. Основной операцией на шине является блочный обмен последовательностью данных между задатчиком и исполнителем при выполнении операций чтения и записи данных.

Блок или пакет передаваемых данных в спецификации PCI называется транзакцией. В начале транзакции идет адрес исполнителя (фаза адреса), а за ним произвольное число 32 битовых данных - двойных слов (DWORD) (последовательность фаз данных). Задатчик - объект, который захватывает в свое распоряжение шину, начинает транзакцию и адресует исполнителя. Исполнитель - объект, который адресуется задатчиком. Он отрабатывает транзакцию, принимая (при записи) или выдавая (при чтении) данные.

Объект может быть, как только задатчиком или только исполнителем, так и задатчиком, и исполнителем одновременно, но в разные моменты времени.

На шине могут работать несколько задатчиков. Для разделения во времени шины между ними используется арбитр, который соединяется с каждым задатчиком с помощью двух индивидуальных линий типа точка-точка. Одна идет от задатчика - линия запроса шины (REQ), другая от арбитра - линия разрешения подключения задатчика к шине (GRN).

В спецификации шины PCI реализованы алгоритмы вложенных прерываний при операциях арбитража, когда задатчик с более высоким уровнем приоритета прерывает работу текущего задатчика на шине.

В случае, если задатчик с большим приоритетом прерывает работу текущего задатчика в момент получения им разрешения на захват шины, то задатчики с меньшим приоритетом будут очень долго ждать доступа к шине. Если же текущий задатчик будет прерывать свою работу только после завершения транзакции, то долго ждать придется задатчику с большим приоритетом.

Чтобы уйти от таких неприятностей, на шине PCI предусмотрен механизм таймера задержек (Latency Timer). Он заключается в том, что для любого задатчика вводится фиксированное время, в течение которого прерывать транзакцию нельзя. Это время задается таймером задержки, который включается в начале транзакции. Время задается в виде количества импульсов CLK. После исчерпания времени, задаваемого Таймером задержки, выдается сигнал Тайм-аут и транзакция прерывается.

Если сигнал Тайм-аут отсутствует, то транзакция продолжается до конца.

Шина PCI поддерживает автоматическую конфигурацию устройств - ввода/вывода (plug and play, PnP). С этой целью, для выбора устройств, в процессе конфигурации на шине предусмотрена индивидуальная линия типа точка-точка для каждого объекта (IDSEL). Она идет как к задатчикам, так и к исполнителям, осуществляя выбор устройства при операции конфигурации.

На шине PCI используются два метода адресации.

Положительное декодирование (positiv decoding) - когда объекту задается диапазон адресов, и он отвечает на операцию, когда выставленный на шину адрес попадает в этот диапазон. Здесь каждое устройство имеет свой дешифратор адреса.

Вычитательное декодирование (subtractiv decoding) - когда объект отвечает на операцию, которую не опознали другие объекты. Такой адрес может быть только у одного объекта на шине.

В спецификации PCI определены три адресных пространства: памяти, устройств – ввода/вывода и регистров конфигурации.

Инициируемые процессором циклы обращения к устройствам ввода-вывода, как правило, выполняются в виде одиночных фаз передачи данных.

На шине PCI не предусмотрен процесс перестановки байтов. Указатель байта (byte enable) используется для определения, какие байты данных передаются в данной фазе данных.

Интерфейс PCI реализует контроль передачи данных по нечетности, используя дополнительную линию PAR для разряда контроля. Контроль производится для всех разрядов группы сигналов "Адрес и данные", группа включает 32 разряда адреса данных и 4 разряда идентификации команды или данных.

Описание сигналов шины

В базовой конфигурации исполнитель имеет 47 контактов, а задатчик - 49. Далее, для наглядности, разобьем все множество сигналов на группы и сведем их в таблицу 2. Затем, приведем список всех сигналов с разъяснением их функций.

Таблица 2

Группа сигналов	Назначение сигналов группы
«Адреса и данные»	Прием, передача, идентификация адресов, команд и данных.
«Управление шиной»	Индикация начала, течения и окончания операции передачи данных. Индикация готовности исполнителя или задатчика завершить фазу данных текущей блочной передачи данных. Во время записи - подтверждение действительности данных, во время чтения - готовности задатчика к приему данных.
«Сообщения об ошибках»	Сообщение об ошибке по четности во время операций на шине. Сообщение о системных ошибках во время исполнения специальных циклов или о других ошибках, которые могут быть катастрофическими для системы в целом.
«Сигналы арбитража»	Обработка запросов на обслуживание. Выработка сигналов разрешения захвата шины.
«Системные сигналы»	Синхронизация всех операций на шине. Приведение специальных регистров в исходное состояние.
« Сигналы 64 – разрядного расширения»	Обеспечение возможности работы на расширенной шине (64 разряда).
«Специальные сигналы»	Управление работой интерфейса. Обеспечение режима прерываний. Поддержка работы кэш-памяти. Тестирование PCI-устройств с помощью встроенного тестового порта ТАР (Test Access Port).

Далее приведем список всех сигналов шины PCI с привязкой к линиям и разъяснением их функций. Материал носит дополнительный характер, в том смысле, что на экзамене не потребуется воспроизводить его на память.