4. Алгоритм функционирования мпу.
Для реализации регистра (узла 7) используем элемент К155ИР1, который имеет входы С1, С2, VI, V2, D1, D2, D3, D4 на выходы 1, 2, 4, 8. Для ввода информации в регистр параллельным кодом необходимо подать управляющий набор: V1 = ~ (лучше 0, то есть V1 = 0), V2=1 - ввод через входы D1, D2, D3, D4; С1 = С2 соединим вместе (ввод записи). Схема узла 7 имеет вид, приведенный на рис.3 («рис.3.48,б»).
Так как внутренний источник питания отсутствует, то соединитель можно выбрать один. Подсчитаем количество соединений: по питанию 4 (1,6 - реле, 2 - для питания интегральных схем); по входам 11 (вводы 2-5 на реле, информационные вводы 7-13.); по выходам 8 (выводы 21, 14 - 20); 1 вход синхронизации. Всего нужно 24 соединения. Для их реализации выбираем цилиндровый соединитель 2РМ-30.
По рис.1, 2, 3 («рис.3.48») составляем принципиальную электрическую схему устройства (рис 3).
6. Разработка микропроцессорной реализации устройства.
Проведенный в п.1-3 анализ показывает, что кодопреобразователь имеет две группы входов:
а) входы 2-5 - входы управления выходами кодера;
б) входы 7-13 - входы информации.
Кодер информацию из входов 7-13 кодирует кодами с парным весом, потом этот код выдается или на входы 21, 15, 17, 19, если в реле Y ток отсутствует, или на выходы 14,16,18,20, если в реле Y есть ток.
Таким образом, микропроцессорная реализация устройства (МПУ) должна иметь два порта ввода IN01 и IN02, и два порта вывода ОUТ01 и ОUТ02. Кодер реализуем с помощью RОМ. В RОМ разместим программу функционирования устройства. Структура микропроцессорной реализации устройства представлена на рис. 4 («рис.3.50»).
Пусть порты имеют такие адреса:
ІN01-01h; IN02-02h; ОUТ01-01h; ОUТ02-02h.
Программа функционирования узла Х1, Х2, ХЗ, Х4, Y записана в RОМ и ее начальный адрес есть 08А0h. Программа кодера записана в RОМ и ее начальный адрес 08А0h1. Алгоритм функционирования процессора приведен на рис.4. Функцию fy(x)= x4 + x1 x2 + x2 x3 реализуем таблично и запишем ее в ячейки RОМ. Для ее реализации необходимо 16 ячеек одноразрядной памяти (N=24=16). Разместим fy(x) в ячейках памяти по адресам 8000h-800Fh.
Узел кодера (Ф, RG, М2) также реализуем с помощью RОМ. Он занимает соответственно 27=128 ячеек памяти длиной в 4 двоичных разряда. Таблица соответствия для кодера (CD, RG, M2) пусть находится в ячейках памяти 8010h-8081h.
Порты ввода имеют также адреса 01h и 02h. На выходы порта 01 выдаются сигналы для выходов 21,15,17,19 устройства, а на выходы порта 02 выдаются сигналы для выходов 14,16,18,20 устройства.
Программа функционирования МПУ представлена в табл.2
Таблица 2
Программа функционирования МПУ
Оценка сложности и быстродействия устройства.
Оценка сложности устройства при аппаратной реализации (см. рис.3): пять реле РЭС22, один регистр К155ИР1, три элемента К155ЛЛ1, один элемент К155ЛП5, один элемент К155ЛН1 и один соединитель 2РМ-30.
При программно-аппаратной реализации («рис.3.50» на рис.4, табл.2) устройство имеет: МПК580ВМ80А – корпус; ROM - 1 корпус; порт К580ВВ35 - 2 корпуса.
Оценка быстродействия. При аппаратной реализации имеем в устройстве реле и интегральные элементы. Если tз ис«tз реле, то быстродействие устройства будет определено быстродействием реле РЭС22:
tз ср. ≈15 *10-3с; tз от.= ~ 8*10-3 с, то есть tз ~46 *10-3 с.
При программно-аппаратной реализации быстродействие зависит от цикла формирования кода. Определим его.
Команды МОV L,А является однобайтными; команды MV1, IN01, IN02, ОUT01, OUТ02 - двухбайтными; команды IN М1, МOV(А, М) – трехбайтными. Поэтому программа занимает объем памяти в 21 байт и выполняется минимум за 21 машинный цикл.
Для хранения переменных y1, y2, y3, y4 и x7,x8,…,x13 общий объем памяти составляет 21+16+128=165(байт).
При
тактовой частоте f=2Мгц цикл изменяется
с частотой Fц
=
0.5МГц.
То есть длительность цикла составляет
2*10-6
с, а время одной реализации (формирование
одного кода) tрк
=21*2*10-6
= 42* 10-6с.
Из сравнения аппаратной и программно-аппаратной реализации получается, что микропроцессорная реализация имеет быстродействие в сотни (а может и тысячи) раз больше.