Вероятностные переходы трехуровневого устройства памяти
Входные сигналы хі(t) |
Переході в одно из состояния автомата А |
Блоки состояния πj |
x1x5x11 |
A21, A22 |
π4 |
x1x6x11 |
A23, A24 |
π5 |
x1x7x11 |
A25, A26 |
π6 |
x2x5x11 |
A27, A28 |
π7 |
x2x6x11 |
A29, A30 |
π8 |
x2x7x11 |
A31, A32 |
π9 |
x3x5x11 |
A33, A34 |
π10 |
x3x6x11 |
A35, A36 |
π11 |
x3x7x11 |
A37, A38 |
π12 |
Таблица 12.10
Вероятностные матричные (нечеткие) переходы в автомате А
Входные сигналы хі(t) |
Выходные сигналы АС |
Вероятностные выходные сигналы МФСП |
Матричные (нечеткие) блоки еі состояния |
Блоки сос-тояний πj |
|||||||||
у1 |
у2 |
у3 |
у4 |
у5 |
у6 |
у7 |
у8 |
е1 |
е2 |
е3 |
|||
x1, x8, x11 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
A22, А22 |
|
|
π4 |
|
x1, x8, x11 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
A23, А24 |
π5 |
|||
x1, x8, x11 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
A25, А26 |
π6 |
|||
x2, x8, x11 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
|
A27, А28 |
π7 |
||
x2, x8, x11 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
A29, А30 |
π8 |
|||
x2, x8, x11 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
A31, А32 |
π9 |
|||
x3, x8, x11 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
|
A33, А34 |
π10 |
||
x3, x8, x11 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
A35, А36 |
π11 |
|||
x3, x8, x11 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
A37, А38 |
π12 |
|||
Теоретическая
вероятность Рн
такого нечеткого перехода в состояние
Ан
равна произведению вероятностей
переходов
,
то есть
Рн
=
×
=
×
=
В реальных N-уровневых устройствах памяти (N ≥ 3) вероятности нечетких переходов колеблется от 0 до 1 (0 ≤ Рн ≤ 1).
Возможно, при проектировании нейрона предусмотреть установку нейрона в нулевое состояние, когда на выходных сигналах МФСП не будет активного сигнала. Это можно осуществить при подаче на сохраняющие входные узлы МФСП входного сигнала из автомата стратегии е(Δ), который отключит все ее логические элементы, когда на них одновременно подать логическую единицу (этот вариант в данной главе не рассматриваетсяЮ, но поясняется как его можно осуществить).