МК ДНУ ім. О. Гончара Дисципліна «КульОснови дискретної автоматики, мікропроцесорної техніки та програмування»
План
1. Поняття дискретної інформації та її представлення.
2. Функціональні вузли логічних пристроїв: схеми і основні логічні елементи та пристрої на йх основі такі як тригери, регистри, лічильники,шифратор та дешифратор, суматори .
3.Архітектура мікропроцессора та запам'ятовувальних пристроїв.
4.Типова структура МП систем. 5. Периферійне обладнання МП систем
6. Поняття і основні функції операційної системи (ОС) та програмне забезпечення.
7. Структура команд МП систем.
8. Прикладне програмне забезпечення
Література:
1. В.В. Стригін «Основи обчислювальної, мікропроцесорної техніки та програмування»
2. Б.Я. Ліхтціндер «Мікропроцесори і обчислювальні пристрої в радіотехніці»
3. Е.В. Еврєїнов «Цифрова і обчислювальна техніка»
4. В.А. Скаржепа «Електроніка та мікросхемотехніка»
5. М.В. Напрасников «Мікропроцесори і мікроЕОМ»
6. Е.В. Еврєїнов «Цифрова і обчислювальна техніка»
7. Б.Я. Ліхтціндер «Мікропроцесори і обчислювальні пристрої в
радіотехніці »
8. Л.Н. Преснухин «Мікропроцесори» частина
В.Н. Сысоев «Основы радиотехники»
1. Функціональні вузли логічних пристроїв
ВСТУП: Мета і завдання предмета «Основи дискретної автоматики, мікропроцесорної техніки та програмування». Короткий історичний огляд розвитку обчислювальної техніки і її застосування в автоматизації технологічних процесів на виробництві. Перспективи розвитку засобів дискретної автоматики і інтегральної мікросхемотехніки.
Дисципліна «Основи дискретної автоматики, мікропроцесорної техніки та програмування» передбачає вивчення схемотехнічних основ дискретних (цифрових) вузлів автоматики, обчислювальних пристроїв, керуючих ЕОМ і мікроЕОМ, запам'ятовуючих і периферійних пристроїв, організації обміну інформацією в мікроЕОМ і мікропроцесорах.
Базовими предметами для вивчення даної дисципліни є: математика, фізика, теоретичні основи електротехніки, промислова електроніка, електрорадіоматеріали і електричні вимірювання.
Розвиток мікропроцесорної техніки почалося порівняно недавно. Перше повідомлення про розробку мікропроцесора I-4004 опублікувала фірма Intel в 1971 році.
Удосконалення технології виробництва інтегральних схем призвело до того, що за порівняно невеликий час з'явилися п'ять поколінь мікропроцесорів і в даний час ведуться розробки мікропроцесорів шостого покоління, що відрізняються своїми технічними характеристиками:
перше - медленнодействующие (час виконання команди 10 ... 20 мкс.) четирёхразрядние мікропроцесори (МП), що мають відносно обмежений набір команд, обсяг пам'яті і видів адресації;
друге - чотирьох - і восьмирозрядні МП згодом виконання команд 2 ... 5 мкс., розширеним набором команд, об'ємом пам'яті і різними видами адресації. Ці МП простіше у використанні, так як випускаються комплектами (К589, К1804 і т.д.) сумісні і взаємно доповнюють один одного БІС;
третє - швидкодіючі (час виконання команди 100 ... 300 нс.) секціоновані МП, що виконуються з використанням біполярної технології і мікропрограмним принципом управління, а також 16-розрядні процесори і спецпроцесори;
четверте - однокристальних мікроЕОМ з вбудованими портами введення-виведення і запам'ятовують, 32-розрядні мікропроцесори;
п'яте - 64-розрядні однокристальних процесори, на одному кристалі більше 300 млн. транзисторів, виготовлених за нанотехнології, а також почалося впровадження двоядерних процесорів.
В даний час мікропроцесори і виготовлені на їх базі мікроЕОМ присутні практично у всіх областях діяльності людини.
Основні причини широкого впровадження мікропроцесорної техніки:
використання в мікропроцесорних системах (МПС) цифрового способу подання інформації, що дозволяє значно підвищити стійкість створюваних на їх базі пристроїв, забезпечити простоту передачі і обробки інформації без втрат і довгострокове її зберігання;
застосування програмного способу обробки інформації;
компактність, висока надійність і низька споживана потужність МПС, що забезпечують можливість розташування керуючих пристроїв в безпосередній близькості від керованого об'єкта;
відносно низька вартість МПС і високий ступінь їх ефективність.
В даний час пристрої ЧПУ стоятся за структурою ЕОМ, частіше на базі серійних мікроЕОМ (наприклад, «Електроніка 60») такі як «2Р22», «Контур-1», «2Р32» і ряд інших, можуть будуватися і на базі спеціалізованих мікроЕОМ такі як «Електроніка НЦ-31». Це дозволяє застосовувати універсальні блоки для побудови УЧПУ, що в свою чергу дозволяє змінювати характер зв'язку між ними за програмою. Операції управління виконуються послідовно через центральний процесор. У складі блоків є оперативне (ОЗУ) і постійне (ПЗУ) запам'ятовуючі пристрої. Для такого роду пристроїв потрібне спеціальне програмно-математичне забезпечення. Така побудова пристроїв ЧПУ дозволяє легко коригувати алгоритм роботи, удосконалювати його в міру накопичення статистичної інформації про якість виготовлення деталей.
В даний час спостерігається швидкий розвиток верстатів з ЧПУ, в яких запис програми проводиться по першій деталі. При обробці першої деталі всі дані вводяться в пам'ять ЧПУ.
Розвивається новий напрямок - мовне управління верстатами з ЧПУ. Передбачається застосування голосових команд в поєднанні з системою ЧПУ, що має пристрій, що запам'ятовує, для управління лише окремими видами обладнання.
У зв'язку з підвищенням вимог до точносних параметрами деталей створюються адаптивні системи управління. Вони служать для оптимізації процесу обробки і підвищення точності оброблюваних деталей.
Великі дослідні роботи ведуться в області адаптивно діагностичного управління верстатами, коли в залежності від стану оброблюваної деталі автоматично вибирають оптимальні подачу і швидкість різання, автоматично замінюється зношений або пошкоджений інструмент.
Цифрові пристрої забезпечують перетворення сукупності цифрових вхідних сигналів X в вихідні сигнали Y. Для формування цифрових вихідних сигналів використовуються цифрові пристрої двох класів:
1. Цифрові пристрої (ЦУ), вихідні сигнали Y, яких в певний момент часу tn залежать тільки від сукупності (комбінації) сигналів Х, присутніх на їх входах в той же момент часу tn, і не залежать від вхідних сигналів, що надходять в попередні моменти часу. Такі ЦУ називають комбінаційними (КЦУ), до них відносяться: логічні елементи, шифратори і дешифратори, мультиплексори і демультиплексори, суматори, перетворювачі кодів, схеми рівнозначності кодів, схеми порівняння двійкових чисел, порогові схеми і мажоритарні елементи.
2. ЦУ вихідні сигнали Y, яких в момент часу tn визначаються не тільки комбінаціями вхідних сигналів Х, що впливають на той же момент часу tn, а й сигналами, які надходять на входи в попередні моменти часу. У складі таких ЦУ обов'язково присутні елементи пам'яті, внутрішній стан яких відображає передісторію надходження послідовності вхідних сигналів. Ці ЦУ прийнято називати послідовними (ПЦУ) або кінцевими автоматами. До них відносяться: тригери, регістри, лічильники, розподільники, пристрої, що запам'ятовують.
Логічними елементами (ЛЕ) називаються цифрові пристрої, що реалізують логічні функції.
ЛЕ призначені для логічного перетворення інформації, що подається у вигляді двійкових чисел. Змінні величини і функції від них можуть набувати значень «1» або «0» і відповідно називатися логічними змінними і логічними функціями. ЛЕ реалізують логічні функції (операції) і поділяються на:
елементи, що реалізують операцію логічне множення - кон'юнкцію (кон'юнктор, елементи І, схеми збігу);
елементи, що реалізують операцію роз'єднання - диз'юнкцію (діз'юнктори, елементи АБО, схеми збирання);
елементи, що реалізують операцію логічне заперечення - інверсію (інвертори, елементи НЕ);
елементи, що реалізують універсальні функції [універсальні елементи, елемент І-НЕ, (елемент Шеффера), елемент АБО-НЕ (елемент Пірса)].
Функціональна схема ЛЕ складається з трьох частин.
Перша - логічна - призначена для виконання заданої логічної функції. Друга - підсилювальна - виробляє посилення малопотужних сигналів і спільно з третьою частиною - формує або вихідний - забезпечує формування потенційних рівнів або імпульсних сигналів з електричними характеристиками, відповідними кодируемой інформації на виході елемента. Ці функції виконуються пасивними і активними елементами, що входять до складу ЛЕ. Деякі з них здійснюють одночасно кілька функцій.
Їх можна класифікувати за такими ознаками.
За способом технічного уявлення змінних величин: імпульсні, імпульсно-потенційні, потенційні (по постійному струму), динамічні, фазові.
Вони відрізняються один від одного по тривалості сигналу на вході і виході, а також рівнями уявлення логічної 1 і логічного 0.
У потенційних елементах тривалість вхідних та вихідних сигналів значно більше тривалості перехідних процесів. Якщо в основу побудови потенційних елементів закладена позитивна логіка, то високого рівня сигналу відповідає логічна «1», а низькому - логічний «0». при негативній логіці - навпаки. Потенційні елементи з'єднуються між собою безпосередньо (провідником) через резистор, діод, транзистор або комбінацією з перерахованих елементів.
В імпульсних елементах - сигнал на виході елемента існує тільки під час перехідного процесу. Логічна «1» характеризується наявністю імпульсу, а логічний «0» - його відсутністю. Елементи з імпульсною зв'язком з'єднуються між собою через конденсатори або трансформатори.
В імпульсно-потенційних елементах на входи подаються як потенціали певного рівня, так і електричні імпульси, причому вхідні сигнали, які є комбінаціями логічних 1 і 0 мають, як правило, імпульсний характер. Зв'язок елементів здійснюється як при імпульсної зв'язку, так і як при потенційній зв'язку.
У динамічних елементах логічна одиниця характеризується серією імпульсів, а логічний нуль - їх відсутністю або навпаки.
У фазових елементах сигнали характеризуються гармонійної функцією, наприклад sin ωt. Логічної 1 або 0 тут відповідають певні фази напруги щодо опорної фази.
За принципом передачі логічного сигналу ЛЕ діляться на: синхронні і асинхронні.
Асинхронні ЛЕ - час проходження сигналу від входу до виходу, визначається тільки перехідними процесами, що протікають в ЛЕ, і не регламентуються ззовні. Вони працюють без загального ритму, якщо не вжити спеціальних схемотехнічних рішень для синхронізації системи в цілому.
Синхронні ЛЕ - у яких час передачі сигналу від входу до виходу для всіх однаково і визначається зовнішніми пристроями (генераторами тактових імпульсів). Час їх роботи визначається тактами.
Вони діляться на одно-, дво- і багатотактного. У однотактний все ЛЕ знаходяться в однакових умовах і під час вступу тактового імпульсу сигнали на виходах з'являються одночасно. Час роботи всіх елементів однаково і регламентується частотою тактових імпульсів.
У двотактних системах все логічні елементи діляться на дві групи, які працюють в різних тактах.
Якщо число тактів і відповідне їм число груп ЛЕ, що працюють в різних тактах, більше двох, такі системи відносяться до багатотактного.
Синхронізація (тактирование) може здійснюватися або через певний вхід, або по ланцюгу харчування.
За конструктивно-технологічною ознакою ЛЕ діляться на дві групи: на дискретних компонентах; інтегральні мікросхеми. Інтегральні в свою чергу діляться на: гібридні, напівпровідникові і плівкові.
Напівпровідникові ЛЕ (як і всі ІМС) за схемотехнічному принципом діляться на:
A. Біполярні:
- З транзисторних - транзисторної логікою (ТТЛШ);
- Транзисторна логіка з емітерний зв'язками (ЕСЛ);
B. Польові:
- МОП - транзисторна логіка (метал-оксид-напівпровідник). До них відносяться: n-МОП (транзистор з каналом провідності типу n), р-МОП (транзистор з каналом провідності типу р); КМОП - комплементарні (транзистор з каналом провідності обох типів);
- Інтегрально - инжекционная логіка (И2Л);
- МДП - транзисторна логіка (метал-діелектрик-напівпровідник).
Найпростіші ЛЕ мають наступні характеристики.
Швидкодія - один з найважливіших параметрів, що характеризується середнім часом затримки поширення сигналу: де і - затримка включення і виключення схеми.
где
и
- задержка включения и выключения схемы.
2. Здатність навантаження - показує, на скільки логічних входів може бути одночасно навантажений вихід даного ЛЕ без порушення його працездатності.
3. Коефіцієнт об'єднання по входу - визначає максимально можливе число входів ЛЕ. Збільшення входів ЛЕ розширює їх можливості за рахунок реалізації функції від більшого числа аргументів на одному елементі, однак при цьому погіршуються швидкодію і завадостійкість.
4. Перешкодостійкість - характеризує здатність ЛЕ правильно функціонувати при наявності перешкод. Вона визначається максимально допустимою напругою перешкоди, при якому забезпечується працездатність схеми.
5. Потужність
де Ро і Рз - споживана потужність у відкритому і закритому стані.
ЛЕ характеризуються також кількістю використовуваних джерел живлення і значеннями напруги живлення, а також полярністю і рівнями водного і вихідного сигналів.
Основні параметри ЛЕ.
1. Коефіцієнт розгалуження по виходу Краз. Визначає число входів однотипних інтегральних ЛЕ, які одночасно можуть бути підключені до виходу даного ЛЕ при збереженні його працездатності в заданих умовах експлуатації.
2. Коефіцієнт об'єднання по входу Коб. Визначає число вхідних сигналів ЛЕ, які беруть участь у формуванні заданої логічної функції.
3. Статичні. До них відносяться: вхідні, яка визначає залежність вхідного струму від вхідної напруги; вихідна, що задає зв'язок між вихідними напругою і струмом; передавальна, яка визначає залежність вихідної напруги від вхідного.
4. Динамічні. Від них залежить швидкодія ЛЕ. До них відносяться: час переходу ЛЕ зі стану 1 в стан 0 t1,0, і переходу в протилежне стан t0,1, зазначені тимчасові інтервали вимірюються на рівнях 0,1-0,9 від сталих значень в ланцюжку з однотипних ЛЕ; час затримки включення; час затримки вимкнення; час затримки поширення при включенні; час затримки поширення при виключенні.
5. Вид реалізованої логічної функції. І, НЕ, АБО, І-НЕ, АБО-НЕ, І-АБО-НЕ.
В даний час випускається широка номенклатура ІЛЕ в складі різних серій ІМС на основі біполярних і польових транзисторів. При побудові КЦУ вибір ІЛЕ здійснюється по їх характеристикам і параметрам.
Найбільш широке застосування в мікропроцесорній техніці, використовуваної для побудови пристроїв ЧПУ, знайшли ІЛЕ побудовані за технологіями ТТЛ, ТТЛШ, ЕСЛ і КМОП.
Умовні графічні позначення інтегральних логічних
елементів на принципових електричних схемах.
а) элемент НЕ; б) элемент ИЛИ; в) элемент И; г) элемент ИЛИ-НЕ, стрелка Пирса, сложение с отрицанием; д) элемент И-НЕ, штрих Шеффера, умножение с отрицанием; е) элемент реализующий умножение и сложение нескольких аргументов.
Елементи, які реалізують найпростіші логічні функції схематично зображують у вигляді прямокутників, на поле яких зображується символ, що позначають функцію, виконувану даним елементом.
Вхідні змінні (х1, х2) прийнято зображати зліва, а вихідні (у) - справа. Вважається, що передача інформації відбувається зліва на право.
Якщо виходи одних елементів з'єднати з входами інших, то отримаємо схему, що реалізує більш складну функцію.
Сукупність різних типів елементів, достатніх для відтворення будь-якої логічної функції, називають логічним базисом.
Логічним базисом є логічні елементи: І та НЕ, І-НЕ.
За допомогою з'єднання ЛЕ І і НЕ можна отримати елемент АБО.
Логічний базис може складатися і з одного типу елементів, наприклад І-НЕ. З'єднання таких елементів дозволяє реалізувати логічні функції І, АБО, НЕ.
Схема реалізації в логічному базисі І-НЕ функцій а) І; б) АБО.
Універсальність елемента І-НЕ забезпечила йому широке застосування при створенні логічних пристроїв цифрової техніки.
Існує і ряд інших елементів, що реалізують найпростіші логічні функції. До їх числа, наприклад, відносяться елементи підсумовування по модулю два, що реалізують функцію нерівнозначності двох змінних:
Функція нерівнозначності дорівнює одиниці лише в разі, коли змінні х1 і х2 мають різні значення.
При побудові цифрових пристроїв на базі ІЛЕ часто виникає необхідність об'єднання виходів декількох ЛЕ з метою переходу на загальну вихідну ланцюг. Це завдання може вирішуватися різними способами. Можна виконати об'єднання кількох вихідних ланцюгів за допомогою логічного елемента АБО.
При цьому доводиться миритися з додатковими витратами і збільшенням затримки проходження цифрових сигналів. Інший спосіб заснований на застосуванні в ЛЕ вихідних ланцюгів з відкритим колектором або емітером.
На малюнку, а показано об'єднання вихідних ланцюгів з відкритим колектором, до яких через зовнішній резистор підключений джерело живлення. Таке включення еквівалентно використанню додаткового ЛЕ АБО, тому його іноді називають «провідним (монтажним) АБО». На функціональних схемах наявність виходу з відкритим колектором часто відзначається спеціальним символом в позначенні елемента (рис. Б). Аналогічно може бути організовано об'єднання вихідних ланцюгів з відкритим емітером. На функціональних схемах такий вихід також відзначається спеціальним символом (рис. В).
Один з найбільш широко використовуваних способів об'єднання виходів елементів заснований на застосуванні вихідних ланцюгів, що допускають кероване відключення від навантаження, зване часто переходом в третій стан. Зазвичай для цієї мети використовується вихідний каскад на двох транзисторах.
Крім станів на виході U0 (транзистор VT2 відкритий, VT1 - замкнений) і U1 (транзистор VT2 замкнений, VT1 - відкритий) може бути реалізовано третій стан, коли обидва транзистора замкнені. Такий стан відповідає відключення вихідного каскаду від навантаження. Наявність у ЛЕ виходів з трьома станами дозволяє об'єднувати виходи без використання додаткових елементів.
Література:
1. В.В. Стригін «Основи обчислювальної, мікропроцесорної техніки та програмування» стор .: 72-82.
2. Б.Я. Ліхтціндер «Мікропроцесори і обчислювальні пристрої в радіотехніці» стор .: 38-39, 45-46.
3. Е.В. Еврєїнов «Цифрова і обчислювальна техніка» стор .: 63-68.
4. В.А. Скаржепа «Електроніка та мікросхемотехніка» ч. 1, стор .: 203-207.
Тригер - один з найважливіших елементів цифрових обчислювальних пристроїв. Тригери можуть бути зібрані на транзисторах, на логічних елементах в інтегральному виконанні, а також випускаються як готові вироби у вигляді мікросхем (один або кілька тригерів в загальному корпусі).
Тригером називають пристрій, який може знаходитися в одному з двох стійких станів і переходити з одного стану в інший під впливом вхідного сигналу з урахуванням стану, в якому він знаходився в попередній момент часу.
Тригери можна класифікувати за різними ознаками.
1. За способом прийому інформації: асинхронні і синхронні.
Асинхронні тригери сприймають інформаційні сигнали і реагують на них в момент їх появи на входах тригера.
Синхронні тригери реагують на інформаційні сигнали при наявності дозволяючого сигналу на спеціальному керуючому вході С, званому входом синхронізації. Синхронні тригери поділяються:
- Тригери із статичним управлінням сприймають інформаційні сигнали при подачі на С-вхід рівня 1 (прямий С-вхід) або 0 (інверсний С-вхід).
- Тригери з динамічним управлінням сприймають інформаційні сигнали при зміні сигналу на С-вході від 0 до 1 (прямий динамічний С-вхід) або від 1 до 0 (інверсний динамічний С-вхід).
Перехід від 0 до 1 здійснюється по передньому фронту, а від 1 до 0 по задньому фронту. Найбільш широко використовуються - другі. Їх називають тригерами з внутрішньою затримкою. Можливість затримки моменту перекидання тригера на час, що дорівнює тривалості тактового імпульсу ефективно використовується при обробці інформації, дозволяючи по передньому фронту зчитувати, а по задньому записувати інформацію.
2. За принципом побудови тригери із статичним управлінням можна розділити на одноступінчасті і двоступінчасті.
Одноступінчаті тригери характеризуються наявністю одного ступеня запам'ятовування інформації.
У двоступеневих тригерах є два ступені запам'ятовування інформації. Спочатку інформація записується в першу щабель, а потім переписується в другу і з'являється на виході.
3. За функціональним можливостям розрізняються:
- Тригери з роздільним установкою станів 0 та 1 (RS-тригери);
- Тригери з прийомом інформації по одному входу D (D-тригер або тригер затримки);
- Тригер з рахунковим входом Т (Т-тригер);
- Універсальний тригер з інформаційними входами J та K (JK-тригер).
Існують і інші типи тригерів, але вони застосовуються рідше, тому обмежимося наведених вище.
Тригери, не залежно від їх елементної бази і перемикачів властивостей, характеризуються рядом параметрів: швидкодією, чутливістю, споживаної потужністю, завадостійкістю, функціональними можливостями.
Швидкодія визначається максимальною частотою перемикання і досягає сотень мегагерц.
Чутливість тригера визначається найменшою напругою на вході (пороговим напругою), при якому відбувається перемикання.
Перешкодостійкість характеризується здатністю тригера нормально працювати в умовах перешкод.
Функціональні можливості характеризуються числом вхідних сигналів.
Для тригера є стандартне позначення. Тут S і R - інформаційні входи, Q і - виходи, Т - позначає тригер. Для позначення функціональних можливостей тригерів в інтегральному виконанні використовується таке маркування: TR - RS-тригер, ТВ - JK-тригер, ТМ - D-тригер.
УГО триггера.
Для зручності використання в схемах ПЦУ тригери мають два виходи прямий - Q і інверсний. Станом тригера 1 відповідає на виході Q - високий рівень, а на виході - низький. Станом тригера 0 відповідає на виході Q - низький рівень сигналу, а на виході - високий. Рівні сигналів на обох виходах завжди протилежні.
Входи тригера діляться на інформаційні та допоміжні (керуючі). Сигнали, що надходять на інформаційні входи, встановлюють стан тригера. Сигнали на допоміжних входах використовуються для попередньої установки тригера в потрібне стан і синхронізації. Допоміжні входи можуть використовуватися і в якості інформаційних. Число входів тригера залежить від його структури і призначення. Інформаційні входи позначаються: S, R, J, K, T, D а керуючі C і V.
Треба відзначити, що якщо на виході Q тригера рівень логічної 1, то кажуть, що тригер знаходиться в одиничному стані, якщо логічний 0 - у нульовому стані, якщо значення виходів тригера не змінюють свого значення - тригер знаходиться в стані зберігання інформації.
У цифрових пристроях вихідна напруга залежить від вхідного і може мати тільки одне з двох значень: рівне (або майже рівне) напрузі живлення схеми і рівне (або майже рівне) напрузі на загальній шині - нульового. Ці рівні називаються відповідно «логічна 1» і «логічний 0».
RS-тригери. У тригерів цього типу почергове поступ¬леніе імпульсів на інформаційні входи (R і S) веде до зміни стану тригера. Якщо після подачі імпульсу на вхід R імпульс на вхід 5 вступить, а на вхід R прийде ще один імпульс (на рис. 1.2 третій імпульс на вході R), то на цей повторний імпульс тригер не відреагує і стан його не зміниться. Сказане стосується і до входу S (четвертий імпульс на вході S).
Одночасне надходження імпульсів на входи R і S (на малюнку другий імпульс показаний штрихами) забороняється. Тут потрібно пояснити сенс попередження «Не разреша¬ется», яке буде зустрічатися надалі.
Рекомендація уникати певної комбінації вхідних сигналів пов'язана не з небезпекою пошкодження інтегральної мікросхеми, а з можливістю приходу в так зване невизначений стан, яке заздалегідь не можна передбачити (1 або 0), т. Е. Пристрій вже не буде діяти як справжній тригер з двома строго визначеними взаємно інверсними виход¬нимі рівнями (Q і Q).
RS - тригер: а - тимчасова діаграма асинхронного тригера; б, в і г - умовне графічне позначення синхронного тригера із записом інформації по фронту тактового імпульсу в болгарській, американської та радянської літературі; д - умовне графічне позначення асинхронного тригера в радянській літературі.
Состояния RS-триггера
-тригер на логічних елементах І-НЕ. Наібо¬лее поширений вид логічних елементів в інтеграль¬ном виконанні - це елементи І-НЕ. Як приклад мікро¬схем ТТЛ на біполярних транзисторах можна назвати мікро¬схеми К155ЛАЗ і К555ЛАЗ, а мікросхем КМОП на польових транзисторах -К176ЛА7, К561ЛА7, 564ЛА7. На ос¬нове всіх цих мікросхем легко побудувати тригери.
На рис. 2.5 приведена схема і тимчасова діаграма про¬стейшего асинхронного - тригера. Він містить тільки два логічних елемента І-НЕ. Один його вхід позначений і слу¬жіт для установки тригера в стан 1, інший - і слу¬жіт для повернення в стан 0. Штрихи над обозначені¬ямі входів показують, що управління здійснюється сіг¬наламі в момент їх переходу від високого рівня до низького .
Як випливає з малюнка, коли на входи і не посту¬пают зовнішні сигнали (низького рівня), тріг¬гер зберігає свій стан: непідключений (відкритий) вхід мікросхем ТТЛ «веде» себе так, як якщо б на ньому був сигнал високого рівня. Для мікросхем КМОП входи откри¬тимі залишати не можна. Невикористані входи обов'язково слід підключати до проводу живлення або загального проведення в залежності від конкретної реалізованої логічної функції.
Якщо, наприклад, Q = l і = 0, т. Е. Тригер в одиничному со ¬ стоянні _ (на виході Q - напруга високого рівня, і на виході - низького), то внаслідок соедіне¬нія виходу елемента DD1 з одним із входів DD2 і виходу DD2 з одним із входів DD1 на обох входах елемента DD2
діє напруга високого рівня, а на його виході - ніз¬кого, що відповідає = 0. В цей же час на одному з вхо¬дов елемента DD1 напруга низького рівня (з виходу DD2), що досить для забезпечення на ви¬ходе DD1 напруги високого рівня (Q = l).
Якщо в цьому стані тригера на вхід надійде сигнал зазначеної на діаграмі полярності (момент t1), стан тригера не зміниться. Надходження сигналу на другий вхід DD1 тільки тимчасово змінить поєднання сигналів на обох входах (було високе і ніз¬кое напруга, а стало низьке і ніз¬кое), але при цьому рівень вихідної напруги залишається незмінним. Якщо, проте, сигнал надійде на вхід (момент t2), то на одному вході DD2 буде високий рівень, а на іншому - низький, рівень напруги на виході зміниться і стане високим.
-триггер
на логических элементах И—НЕ.
Временные диаграммы работы -триггера.
З цього моменту на обох входах DD1 виявиться напруга високого рівня і на виході стан зміниться з високого рівня на низький, т. Е. Тригер стрибком перейде в інший стан, при якому Q = 0 і = _l. Тому тільки при чергуванні сигналів на входах і можлива зміна станів тригера.
При одночасному надходженні імпульсів низького рівня на обидва входи і пристрій втрачає тригерні властивості і на обох виходах виникає напруга високого рівня; з припиненням вхідних імпульсів стан тригера стає невизначеним. Тому одночасна подача ім¬пульсов на обидва входи (і) забороняється. Це обмеження не пов'язане з небезпекою пошкодження інтегральної мікро¬схеми, а тільки служить віддзеркаленням того факту, що стан тригера стає невизначеним і схема втрачає свой¬ства тригера. Виконання логічних елементів І-НЕ (ТТЛ або КМОП) не впливає на спосіб їх включення в схемі тріг¬гера і на тимчасові діаграми, але завжди слід мати на увазі відмінність обох видів інтегральних мікросхем і особливості їх використання.
Таблиця станів -тригер має наступний вигляд:
-тріггеp реалізується на двох логічних елементах І- НЕ. Зміна стану -тріггеpa відбувається при надходженні на входи сигналів низького рівня. Тригер реагує на перший імпульс в послідовності імпульсів, поступаю¬щіх на вхід або.
Нагадаємо, що вхідні сигнали, зазначені і, от¬носятся до одного інтервалу часу (такту) tn, а вихідні сигнали Qn + 1 і - до іншого інтервалу часу (такту) tn + 1, наступного після tn.
RS-тригер на логічних елементах І-НЕ. Як і -тригер (див. Рис. 2.5), RS-тригер "запам'ятовує" своїм ви¬ходним станом, на який з двох входів (R або S) посту¬піл останній імпульс: якщо на вхід R, тригер приймає ну¬левое стан (Q = 0 і = l), а якщо на вхід S, - одиничне
стан (Q = l і = 0).
На рис. 2.6 приведена схема RS-тригера на логічних
елементах І-НЕ. Вона повторює схему -тригер (логіче¬скіе елементи DD1 і DD2 на рис. 2.5) - з тією різницею, що до кожного входу додано по инвертору (DD3 і DD4), кото ¬ риє тільки змінюють рівень вхідних сигналів: переключаю¬щім замість сигналу з 0 на 1 стає сигнал з 1 на 0. Дія тригера пояснює тимчасова діаграма. Зміна рівнів вхідних сигналів від низького до високого призводить до зміни со¬стоянія тригера (моменти часу t1, t2, t3 і t5; в момент t4 перемикання не відбувається, так як тригер вже установ¬лен в одиничний стан в предшест¬вующій момент t3) . Все сказане про -тригер залишається в силі і для RS-тригера. Єдина відмінність стосується рівнів вхідних сіг¬налов: R замість і S замість.
RS-триггер на логических элементах И—НЕ.
Временная диаграмма работы RS-триггера.
Поведение RS-триггера отображает следующая таблица:
Одночасна подача сигналів високого рівня на обидва входи забороняється.
Тригер змінює свій стан при чергуванні на входах
імпульсів виду c 0 на1.Он реагує на перший (з последо¬вательності) імпульс, що надходить на вхід R або S.
RS-тригер на логічних елементах АБО-НЕ. З ло¬гіческіх елементів АБО-НЕ найбільшого поширення мають такі типи: К155ЛЕ1, К555ЛЕ1 (інтегральні мікросхеми ТТЛ) і К176ЛЕ5, К561ЛЕ5, 564ЛЕ5 (інтеграль¬ние мікросхеми КМОП). У корпусі кожної зі згаданих мікросхем міститься чотири незалежних двухвходових еле¬мента, пов'язаних загальним харчуванням. RS-тригер, схема і вре¬менная діаграма якого наведені на рис. 2.7, зібраний з таких елементів.
Стан цього тригера визначається сіг¬наламі, які надходять на входи R і S. Якщо R = S = 0, тригер зберігає свій стан, так як вихідні рівні обох ло¬гіческіх елементів не змінюються. При S = 1 і R = 0 рівень вихідної напруги логічного елемента DD2 стає низьким, т. Е. = 0, незалежно від значення сигналу на другому вході цього елемента.
RS-триггер на логических элементах ИЛИ—НЕ.
Оскільки на обох входах логічного елемента DD1 в даний момент діють сигнали низького уро¬вня, на його виході буде сигнал високого рівня і, следова¬тельно, Q = l. Ця напруга забезпечить збереження стану = 0 і в тому випадку, коли напруга на вході S знову стане низького рівня (S = 0). Подібним же чином при S = 0 і R = 1 на виході буде Q = 0 і = l, т. Е. Тригер встановиться в дру¬гое стійкий стан.
При одночасному появі на входах сигналів S = R = 1 напруга на обох виходах стане низького рівня (Q = = 0), і якщо після цього вхідні сигнали одночасно ізме¬нятся на S = R = 0, то вихідний стан тригера з рівною ве¬ роятностью може стати Q = l і = 0 або Q = 0 і = l. З цієї причини поєднання вхідних сигналів S = R = 1 вважається забороненим. Однак підкреслимо ще раз, що це обмеження не пов'язане з небезпекою для самої схеми. Воно лише відображає той факт, що при подачі такої комбінації сигналів на входи схема втрачає тригерні властивості.
D-тригери. В тригерах цього типу на виході Q устанав¬лівается той же рівень напруги, що і на інформаціон¬ном вході D, але не відразу, а після того як на тактовий вхід З надійде синхронизирующий імпульс, т. Е. З деякою за¬держкой ( рис. 1.3). На малюнку показані два додаткових
входу (S і R або Рr і Сl), які служать для установки початкового (вихідного) стану тригера. На практиці в основному використовуються синхронні D-тригери.
D-тригер на логічних елементах І-НЕ. На рис. 2.8 показано, що можна створити D-тригер, використовуючи тільки логі¬ческіе елементи І-НЕ. Це інтегральні схеми К155ЛАЗ, К555ЛАЗ (ТТЛ) або К176ЛА7, К561ЛА7, 564ЛА7 (КМОП).
Схема D-тригера містить чотири логічних елемента І-НЕ. Тут елементи DD1 і DD2 утворюють знайомий -тригер (пор. З рис. 2.5).
Додаткові елементи DD3 і DD4 обра¬щают його в D-тригер. Діє цей тригер наступним обра¬зом. Якщо D = 1 то при наявності на вході З тактового сигналу С = 1на виході DD3 формується сигнал, вид якого представлений на тимчасовій діаграмі і який дей¬ствует подібно сигналу на вході -тригер (див. Рис. 2.5), в резуль¬тате чого на виході Q встановиться напруга високого рівня (Q = l, a = 0).
. D-триггер: а — временная диаграмма; б, в и г — условное графическое обозначение триггера с записью информации по фронту тактового импульса в болгарской, американской и советской литературе. Входы S и R (Рr и Сl) — установочные.