Глава 8 интегральные схемы

8.1. Классификация интегральных схем

Интегральная схема — микроэлектронное устройство, изготов­ленное на полупроводниковом кристалле (или пленке) и помещен­ное в неразборный корпус. Часто под интегральной схемой пони-

176

мают собственно кристалл с электронной схемой, а под микросхе­мой — ИС, заключенную в корпус. В основном микросхемы изго­тавливают в корпусах для поверхностного монтажа.

Интегральные схемы можно классифицировать по ряду незави­симых признаков. Классификацию не надо отождествлять с марки­ровкой интегральных схем. Компании, работающие на рынке ра­диоэлектронных компонентов, ставят перед разработчиками, про­изводителями, а также студентами и радиолюбителями проблемы идентификации электронных приборов. Язык маркировки со вре­менем меняется и дополняется.

Степень интеграции (количество элементов в кристалле): малая интегральная схема (МИС) — до 10²; средняя интегральная схема (СИС) — до 10³; большая интегральная схема (БИС) — до 10⁴; сверхбольшая интегральная схема (СБИС) — до 10⁶; ультрабольшая интегральная схема (УБИС) — до 10⁹. Технология изготовления: г/ полупроводниковая микросхема — все элементы и межсоедине­ния выполнены на одном полупроводниковом кристалле;

пленочная микросхема — все элементы и межэлементные со­единения выполнены в виде пленок. Различают толстопленочные и тонкопленочные интегральные схемы;

гибридная микросхема — кроме полупроводникового кристалла содержит навесные компоненты в виде бескорпусных диодов, транзисторов и(или) других электронных компонентов, помещен­ных в один корпус.

Топологические нормы. В качестве характеристики технологиче­ского процесса производства микросхем указывают топологиче­скую норму (ширину полосы) фотоповторителя и размеры транзи­сторов и производных элементов на кристалле. Этот параметр на­ходится во взаимозависимости с рядом других: чистотой получае­мого кремния, характеристиками инжекторов, методами травления и напыления. В 1970-х гг. ширина полосы составляла 2...8 мкм, в 1980-х была улучшена до 0,5...2 мкм. Некоторые эксперименталь­ные образцы рентгеновского диапазона обеспечивали 0,18 мкм. В начале 1990-х процессоры (например, ранние Pentium и Pentium Pro) изготавливали по технологии, позволяющей получать 0,5...0,6 мкм. Потом их уровень поднялся до 0,25...0,35 мкм. Следующие процес­соры (Pentium 2, К6-2+, Athlon) уже выполнялись по топологической норме 0,18 мкм. В конце 1990-х гг. фирма «Texas Instruments» создала новую ультрафиолетовую технологию, позволяющую получать 0,08 мкм. Но достичь ее в массовом производстве не удавалось вплоть

177

до недавнего времени. Она постепенно продвигалась к нынешнему уровню, совершенствуя второстепенные детали. По обычной техно­логии удалось обеспечить топологическую норму 0,09 мкм.

Новые процессоры делают по новой УФ-технологии (0,045 мкм). Есть и другие микросхемы, давно достигшие и превысившие дан­ный уровень (в частности, видеопроцессоры и АазЬ-память фирмы «Багшиг^» — 0,04 мкм). Тем не менее дальнейшее развитие техноло­гии вызывает все больше трудностей. Сейчас альянс ведущих разра­ботчиков и производителей микросхем работает над технологиче­ским процессом для получения 0,032 мкм.

Функциональное назначение:

Аналоговые микросхемы предназначены для обра­ботки входных и выходных сигналов, заданных в виде непрерыв­ной функции в диапазоне от положительного до отрицательного напряжения питания:

операционные усилители; генераторы сигналов; фильтры;

усилители различных диапазонов;

аналоговые умножители;

стабилизаторы источников питания;

микросхемы управления импульсных блоков питания;

преобразователи сигналов.

Цифровые микросхемы предназначены для обра­ботки входных и выходных сигналов, заданных в виде дискретной функции в диапазоне от положительного до отрицательного на­пряжения питания:

логические элементы;

запоминающие устройства;

триггеры;

счетчики;

регистры;

шифраторы;

дешифраторы;

микроконтроллеры;

микропроцессоры;

однокристальные микрокомпьютеры.

Аналого-цифровые микросхемы совмещают в себе формы цифровой и аналоговой обработки сигналов: цифроаналоговый преобразователь — ЦАП; аналогово-цифровой преобразователь — АЦП.

физико-технологические принципы. Основными элементами микросхем являются биполярные или полевые транзисторы. Раз­ница в технологии изготовления транзисторов существенно влияет на характеристики микросхем. Поэтому нередко в описании мик­росхемы указывают технологию изготовления, чтобы подчеркнуть тем самым общую характеристику свойств и возможностей микро­схемы. В современных технологиях объединяют технологии бипо­лярных и полевых транзисторов, чтобы добиться улучшения харак­теристик микросхем.

Микросхемы на униполярных (полевых) транзисторах — самые экономичные по потреблению тока:

МОП-логика — микросхемы из полевых транзисторов «-МОП- или р-МОП-типа;

КМОП-логика (комплементарная МОП-логика) — каждый ло­гический элемент микросхемы состоит из пары взаимодополняю­щих (комплементарных) полевых транзисторов («-МОП и /?-МОП).

Микросхемы на биполярных транзисто­рах:

ДТЛ — диодно-транзисторная логика (устаревшая, заменена на ТТЛ);

ТТЛ — транзисторно-транзисторная логика — микросхемы сде­ланы из биполярных транзисторов с многоэмиттерными транзисто­рами;

ТТЛШ — транзисторно-транзисторная логика с диодами Шот- тки — усовершенствованная ТТЛ, в которой используют биполяр­ные транзисторы с диодом Шоттки;

ЭСЛ — эмиттерно-связанная логика — на биполярных транзи­сторах, режим работы которых подобран так, чтобы они не входили ^в режим насыщения, что существенно повышает быстродействие;

И²Л — интегрально-инжекционная логика.

КМОП- и ТТЛ (ТТЛШ)-технологии являются наиболее ис­пользуемыми логическими микросхемами. Экономичной является КМОП-технология, где важнее скорость и не требуется экономия потребляемой мощности, применяют ТТЛ-технологию. Слабым местом КМОП-микросхем является уязвимость от статического электричества. С развитием технологий ТТЛ- и КМОП-микросхе- мы сближаются по параметрам. Микросхемы, изготовленные по ЭСЛ-технологии, являются самыми быстрыми, но наиболее энер­гопотребляющими и применялись при производстве вычислитель­ной техники в тех случаях, когда важнейшим параметром была скорость вычисления.

Конструктивный признак. Микросхемы выпускают в двух конст­руктивных вариантах: корпусном и бескорпусном. Микросхема бес- корпусная — это полупроводниковый кристалл, предназначенный для монтажа в гибридную микросхему или микросборку. Корпус — это часть конструкции микросхемы, предназначенная для защиты от внешних воздействий и /uni соединения с внешними электриче­скими цепями посредством выводов. Корпуса стандартизованы для упрощения технологического процесса. Число стандартных корпу­сов исчисляется сотнями!

В отечественных корпусах расстояние между выводами измеря­ется в миллиметрах и наиболее часто это 2,5 или 1,25 мм. В им­портных микросхемах расстояние измеряют в дюймах, используя 1/10 или 1/20 дюйма, что соответствует 2,54 и 1,28 мм. В корпусах (до 16 выводов) эта разница незначительна, а при большем числе выводов разница требует новых конструктивных решений. В совре­менных импортных корпусах для поверхностного монтажа приме­няют и метрические размеры: 0,8; 0,65 мм и др.

Серия микросхем — это группа микросхем, имеющих единое конструктивно-технологическое исполнение и предназначенных для совместного применения. Микросхемы одной серии, как пра­вило, имеют одинаковые напряжения источников питания, согла­сованы по входным и выходным сопротивлениям, уровням сигна­лов.

8.2. Логические ИС

Элементы логики. Электронные схемы, выполняющие простей­шие логические операции, называют логическими элементами ИС. Такие элементы используют в цифровых схемах в качестве основ­ных элементов. Они и определяют параметры микросхемы. Логи­ческие элементы представляют собой техническую модель логиче­ских выражений булевой алгебры.

В алгебре логики различные логические выражения могут при­нимать только два значения: «истинно» или «ложно». Для обозна­чения истинности используют цифру 1, ложности — 0. Исчисле­ние, в котором используются только две цифры, называют двоин- ным исчислением. В алгебре логики используют три основные опе­рации.

Логическое отрицание, или инверсию, называют операцией НЕ и обозначают чертой над переменной.

180

Логическое сложение, или дизъюнкция, — операция ИЛИ для двух переменных *1 и х₂ записывается как у = х_х + х₂ = х_{ V х₂. Знак «+» может быть заменен знаком «V», обозначающим логическое сложение. Логическое ИЛИ определяется как у = I, если х_{ = 1 или Х₂ = 1, или XI = х₂ = 1.

Логическое умножение, или конъюнкция, — операция И для двух переменных записывается в виде у = х\ х х₂ = х\ а х₂. Знак «х» мо­жет быть заменен знаком «л», обозначающим логическое умноже­ние. Логическое И для двух переменных представляется как у = 1 только в том случае, если х\ = 1 и х₂ = 1.

Существует множество комбинаций логических операций как для двух, так и для многих переменных. Например, комбинация операций ИЛИ и НЕ формирует функцию ИЛИ — НЕ: у = х₁ Vх₂,

а комбинация И и НЕ функцию И — НЕ: у = х_{ А х₂. В двоичной

логике число возможных сочетаний из п аргументов равно 2", а число логических функций — 1^2п.

Логические элементы могут быть реализованы с помощью раз­личных физико-технических принципов: электромеханического, пневматического, оптического и т.п. Совокупность требований по быстродействию, массогабаритным размерам, надежности, энерго­потреблению лучше всего реализуется в цифровых интегральных схемах.

Логические схемы можно реализовать на различной элементной базе, имеющей два положения 1 и 0. Вначале логические операции были реализованы на телефонных реле, которые имеют положе­ния: открыто и закрыто. Затем были дискретные диоды, транзисто­ры. Рассмотрим примеры реализации логических схем на биполяр­ных и униполярных транзисторных ключах (рис. 8.1, а, б).

Ключи характеризуются двумя устойчивыми состояниями — разомкнутым и замкнутым. Аппаратное решение можно получить, соединяя соответствующим образом логические элементы.

Основной характеристикой логического элемента, в том числе транзисторного ключа, является передаточная характеристика (рис. 8.1, в). Она представляет собой зависимость выходного на­пряжения £4ых ^от напряжения на одном из входов при условии со­хранения постоянных напряжений на остальных входах. Для тран­зисторных ключей передаточная характеристика определяется вы­ражением £/_Вых ⁼ Д^4х)- По виду передаточной характеристики раз­личают инвертирующие и неинвертирующие логические элементы.

181

+Ек

Рис. 8.1. Транзисторный ключ на биполярном (а) и МДП-транзисторе {б) и инвер­тирующая передаточная характеристика (в)

К инвертирующим элементам относят схемы типа НЕ, И — НЕ, ИЛИ — НЕ и др., на выходе которых получают инверсные по от­ношению к выходным логические сигналы.

К неинвертирующим логическим элементам относят схемы типа И, ИЛИ и др., на выходе которых получают прямые по отно­шению к входным логические сигналы.

Транзисторные ключи относят к инвертирующим логическим элементам. Для них различают два устойчивых состояния: разомк­нутое, соответствующее точке А, и замкнутое — точке В (см. рис. 8.1, в). В точке А ключ разомкнут, и на него подают большое напряжение (при малом входном). С увеличением входного напря­жения ключ срабатывает, транзистор открывается, и все напряже­ние падает на нагрузочном сопротивлении (/?б или /?_с). Напряже­ние на выходе близко к нулю.

Входные и выходные сигналы имеют дискретные уровни, кото­рые и определяются передаточной характеристикой.

Следует заметить, что форма передаточной характеристики ме­жду точками А и В определяет помехоустойчивость. Штриховой ли­нией на рис. 8.1, в обозначен возможный разброс значений С < С< С" на интервале 16У, Щ*I, который не влияет на точки А и В. Следовательно, ключи, а значит, и цифровые схемы, малочув- 182

а'льны к разбросу параметров, температурному дрейфу, вре­менному изменению параметров, внешним электромагнитным на- „одклм, собственным шумам.

Входные напряжения, определяющие границы участков, назы­вают порогами переключения и\ и Ц°_в, которые определяют ширину переходной области. Разность напряжений логической 1 и 0 назы- нают логическим перепадом и определяют как

и_Л = и\ - и°_в.

Помимо логических сигналов на входах может появиться на­пряжение помех, которое либо повышает, либо понижает входное напряжение. Это может привести к сбоям в работе логических эле­ментов. Для повышения помехоустойчивости логических элемен­тов необходимо увеличивать логический перепад и уменьшать ши­рину переходной области.

Входная характеристика представляет собой зависимость вход­ного тока от напряжения на данном входе при постоянных напря­жениях на остальных входах: для биполярного ключа /_Б - А14х)> а для униполярного —/3 = Д(/_вх).

Выходная характеристика представляет собой зависимость вы­ходного напряжения от выходного тока: для транзисторного бипо­лярного ключа /к = Д£/_Вых), а для транзисторного униполярного ключа — /_с = £/_вых). Эти характеристики мог>т строиться для на­

пряжений низкого и высокого уровней на выходе.

Нагрузочная способность п, или коэффициент разветвления, на выходе характеризует максимальное число логических элементов, которые можно одновременно подключить к его выходу.

Коэффициент объединения по выходу т характеризует расшире­ние логических возможностей элемента за счет выполнения функ­ций над большим числом логических переменных.

Быстродействие логического элемента оценивают средним вре­менем задержки распространения сигнала, по существу определяю­щее среднее время выполнения логической операции.

В схемах, реализующих логические функции, логические нули и логические единицы представлены различными значениями на­пряжения — уровнем нуля и⁰ и уровнем единицы II¹. Если и¹ _ ц° > о, то схема работает в положительной логике, если С/⁰ — и¹ > 0, то схема работает в отрицательной логике. Между поло­жительной и отрицательной логикой принципиальной разницы нет.

Логические элементы по режиму работы делятся на статиче­ские и динамические. Статические логические элементы могут рабо­тать как в статическом, так и в импульсном или динамическом ре-

183

жимах. Динамические логические элементы могут работать только в импульсном режиме. В микроэлектронике различают комбинаци­онные и последовательностные схемы.

Комбинационные логические схемы — это схемы без запомина­ния переменных. Они состоят из логических элементов для выпол­нения заданных операций над входными сигналами. Наиболее рас­пространенными являются следующие типы комбинационных схем.

Шифратор (кодировщик) — операционный элемент, преобра­зующий единичный сигнал на одном из п входов в т-разрядный выходной код.

Дешифратор (декодировщик) — операционный элемент, преоб­разующий «-разрядный входной код в сигнал только на одном из своих т выходов. Логические функции, а затем и схему дешифра­тора составляют по таблицам истинности.

Мультиплексор — операционный элемент, осуществляющий ад­ресное переключение заданного числа входных сигналов на один выход в зависимости от управляющего кода.

Демультиплексор — операционный элемент, осуществляющий адресное подключение одного входного сигнала к одному из мно­жества выходов.

Компаратор — операционный элемент, производящий сравне­ние двух чисел х\ и х₂. Результат сравнения отображается единич­ным логическим уравнением.

Сумматор — операционный элемент, выполняющий операцию сложения нескольких чисел.

В классификации интегральных схем эти устройства вполне ло­гично отнесены к цифровым устройствам, потому что используют­ся для преобразования информации.

Последовательностными логическими схемами называют схе­мы, состояние выходов которых зависит от последовательности смены состояний на их входах. Они могут запоминать переменные, выходные сигналы которых зависят не только от значения входных сигналов в данный момент времени, но и от последовательности значений входных сигналов в предшествующие моменты времени. Последовательностные схемы собирают из комбинационных путем введения в них обратных связей. Последовательностными логиче­скими схемами являются:

триггер — последовательностный элемент с двумя устойчивыми выходными состояниями;

регистр — последовательностный операционный элемент, пред­назначенный для хранения и(или) преобразования многоразрядных

184

двоичных чисел. Регистр состоит из набора триггеров, число кото­рых равно разрядности хранимых чисел;

счетчик, — последовательный операционный элемент, предна­значенный для счета импульсов, поступающих на вход. Конструк­тивно счетчик состоит из цепочки триггеров, число которых опре­деляет его разрядность.

Перечисленные устройства относятся к времязадающим. К по­следовательностным схемам относятся также и запоминающие уст­ройства.

Логические ИС на биполярных транзисторах. Различают три ос­новные группы логических элементов ИС, реализованных на бипо­лярных транзисторах.

Первая группа — логические схемы с передачей выходного тока или напряжения на вход нагрузочного элемента. В эту группу вхо­дят логические элементы транзисторной логики с непосредствен­ной связью, транзисторной логики с резистивной связью (РТЛ), транзисторной логики с резистивно-емкостной связью (РЕТЛ) и интегральной инжекционной логики (И²Л). Логические схемы РТЛ, РЕТЛ практически уже не применяют. Они представляют только методический интерес.

Вторая группа — ИС с логикой на входе (конъюнкция и дизъ­юнкция) и с передачей входного тока на выход управляющего эле­мента. В эту группу могут быть включены логические элементы ди­одно-транзисторной логики (ДТЛ), транзисторно-транзисторной логики (ТТЛ), в том числе ТТЛШ, диодно-транзисторной логики с Дополнительной симметрией (ДСДТЛ), модифицированной диод­но-транзисторной логики (МДТЛ) и транзисторной логики с пере­менным порогом (ППТЛ). Схемы логики ДТЛ также потеряли практическое значение.

Третью группу образуют логические ИС с эмиттерной связью и токовым переключением. К ним относятся элементы эмиттер- но-связанной логики (ЭСЛ), эмиттерно-связанной логики с эмит- терным повторителем (ЭЭСЛ), эмиттерно-связанной логики с до­полнительной симметрией (ДСЭЛ).

Рассмотрим каждую из групп и приведем некоторые характери­стики логических схем.

Логические элементы с передачей тока или напряжения. В ходе развития дискретной полупровод­никовой электроники возникла принципиально новая неизвестная в дискретной электронике логика — интегральная инжекционная ло­гика (И²Л). В основе интегральной инжекционной логики лежат функционально интегрированные транзисторные структуры (см. 7.3.3)

(рис. 8.2, а). Транзистор Т₂ называют токозадающим. Он состоит из инжектора, который эмиттирует носители заряда-дырки в эмиттер- ную область многоколлекторного транзистора 7з. Транзистор Т₂ представляет собой -/^-структуру и расположен горизонтально. Многоколлекторный инвертирующий транзистор Г₃ П2-р₂-п_гтта. расположен вертикально и имеет общий эмиттер Э. Эмиттерная область представляет собой сильно легированное основание под­ложки. Эмиттерная область транзистора Т_г одновременно служит базой токозадающего транзистора Т₂ и Т\. Инвертор включается тогда, когда ток инжектора Т₂ отбирается из базы многоколлектор­ного транзистора 7з в другую цепь, например предшествующей структуры в схеме. Такое включение может быть обеспечено за счет соответствующего уменьшения входного напряжения 11_вх. Это напряжение управляет смещением на эмиттерном переходе инвер­тора.

Элемент И²Л обычно реализует функции ИЛИ — НЕ. Наличие многоколлекторного инвертора позволяет осуществить логическую развязку без дополнительных схемных элементов. Оригинальность схемотехнического решения сочетается с оригинальностью техно­логического решения.

Инжектор реализуется в виде длинной /7-полоски, выполненной на этапе базовой диффузии. Базой /?-я-/>-транзистора является эпи­таксиальный «-слой, а коллекторами — базовые слои я-р-я-транзи-

сторов. Расположение р-п-р-транзисторов относительно инжектора мо­жет быть как перпендикулярным, так и параллельным. На рис. 8.2, 6 приведена топология элемента И²Л.

Преимущество И²Л — отсутствие изолирующих карманов и ре­зисторов, приводящих к экономии площади, уменьшению напря­жения питания, мощности и времени задержки. Малая емкость коллектора, малое остаточное напряжение на насыщенных транзи­сторах обусловлено низкоомным слоем я⁺-коллектора. Структуры с инжекционным питанием достаточно универсальны. Они могут ис­пользоваться для построения арифметических устройств, устройств памяти, логики. И²Л-схемы хорошо согласуются с ТТЛ- и ДТЛ- схемами.

Логические элементы с логикой на входе. ДТЛ (рис. 8.3) отличается от предыдущих схем тем, что число логи­ческих входов не связано с числом транзисторов. Логическая функ­ция в этом случае осуществляется диодами й₂ и /)₃, а транзи­стор Т выполняет функцию инверсии. Таким образом, резко сокра­щается число транзисторов. В этой группе схем с логикой на входе и передачей входного тока на выход управляющей ИС не возникает эффекта перехвата тока из-за неравномерного распределения его между входными цепями. Входные диоды обеспечивают развязку

л!.

цепей друг от друга (рис. 8.3, а). Диоды Д и /)₇ выполняют задачу обеспечения сдвига уровня постоянного напряжения между точка­ми а и б. Они называются диодами смещения. Для того чтобы работа диодов не зависела от состояния транзистора (наличия или отсут­ствия в нем тока), существует цепь смещения (— Е и Я\), через ко­торую протекает ток. Этот ток обеспечивает работу диодов Д и Ц в прямом направлении и создает смещение 211.

В положительной логике схема выполняет функцию / = = х, Лх₂Дх₃. Преимуществом схем ДТЛ является надежное запи­рание транзистора при подаче на его эмиттерный переход обратно­го смещения. Кроме того, этим схемам свойствен большой логиче­ский перепад и^х — и⁰ = Е_к.

Транзисторно-транзисторная логика. Отли­чие ТТЛ-схемы от ДТЛ сводится к двум деталям схемы (рис. 8.3, б). Во-первых, вместо диодов смещения имеется один коллекторный переход многоэмиттерного транзистора (МЭТ). В этом случае при нулевом входном напряжении потенциал на базе транзистора будет не отрицательным, а близким к нулю. Транзистор будет заперт, по­мехоустойчивость схемы снизится. Это окупается отсутствием ис­точника смещения (-Е) и экономией площади под диоды и рези­стор Во-вторых, возможно взаимодействие между эмиттерами МЭТ, в отличие от изолированных диодов. В результате горизон­тального транзисторного эффекта в эмиттере, на который подано запирающее напряжение, может протекать обратный паразитный ток. Этот ток обязан своим появлением инжекцией электронов из смежного открытого эмиттера. Чтобы избежать горизонтального транзисторного эффекта, необходимо увеличить расстояние между эмиттерами /₀ так, чтобы превысить диффузионную длину носите­лей в базовом слое. Схема выполняет логическую функцию И — НЕ: Г = х_х ах₂ Дх₃.

Один из недостатков схем ТТЛ — малая нагрузочная способ­ность. Причиной этого является насыщение транзисторов. Для преодолевания эффекта насыщения транзисторов в области базы используется нелинейная обратная связь.

Транзи сторно-транзи сторна я логика с диодами Шоттки. Для введения нелинейной обратной свя­зи между коллектором и базой транзистора включают диод Шотт­ки. Это привело к созданию ТТЛШ (см. рис. 8.3, б). Шунтирование диодом Шоттки перехода коллектор — база позволяет избежать глубокого насыщения, что, в свою очередь, приводит к увеличению падения напряжения на переходе база — эмиттер. Это уменьшает 188

ток потребления в статическом режиме и соответственно потреб­ляемую схемой мощность. Одновременно повышается быстродей­ствие ТТЛШ-микросхем.

Логические схемы на переключателях то­ка. В логических интегральных схемах, относящихся к эмиттер- но-связанной логике, для реализации логических операций и дру­гих преобразований дискретной информации используют транзи­сторные переключатели тока с объединенными эмиттерами.

Переключателем тока называют симметрическую схему, в кото­рой заданный ток /₀ протекает через определенную часть переклю­чателя в зависимости от потенциала Щ на одном из входов. Потен­циал Е на другом входе имеет постоянное значение (рис. 8.4, а). В отличие от уже рассмотренного ключа в переключателе тока управление осуществляется не током, а напряжением.

Если = /Г, го открыты оба транзистора и ток /о делится попо­лам для каждой не гни. Если уменьшить потенциалы Щ, то при не­изменном потенциале ток транзистора Т\ уменьшится. Транзистор Г| закроется, а через транзистор Г₂ будет протекать полный ток. При увеличении потенциала базы £/_Б возрастет потенциал эмитте­ров, что приведет к уменьшению тока через транзистор Т₂. Транзи­стор окажется запертым, и весь ток будет протекать по транзистору Т\. Другими словами, перепад потенциала на базе около среднего значения Е обеспечивает переключение тока из одного транзистора в другой. Особенность переключателя тока состоит в том, что тран­зисторы всегда работают в ненасыщенном режиме — активном ре­жиме при отсутствии насыщения. Это обеспечивает повышенную скорость переключения потому, что не тратится время на рассасы­вание накопленного заряда.

На рис. 8.4, б приведена схема двухвходовой логической ячей­ки, реализованная на переключателях тока. Роль генератора тока выполняет токозадающий резистор Яэ- Эмиттеры всех транзисто­ров соединены в одной точке. В схеме предусмотрены два эмиттер- ных повторителя, реализованных на транзисторах Г|иГ₂и резисто­рах К_э. Ячейка имеет два выхода. Выход 1 инвертирует сигнал и реализует функцию ИЛИ — НЕ = х₁ V х₂). Выход 2 — прямой,

ему соответствует логическая функция ИЛИ (Р₂ = х\ V х₂). ЭСЛ об­ладает высокой нагрузочной способностью, возможностью по­строения многозначных схем, низкой помехоустойчивостью, низ­кой степенью интеграции.

Логические элементы на МДП-транзисторах. К первой группе от­носятся также логические элементы с использованием МДП-тран- зисторов. В настоящее время применяют МДП-транзисторы с БЮг- В основе МОП-транзисторной логики лежат транзисторные клю­чи — инверторы.

Рассмотрим логические элементы одного типа проводимости, например с индуцированным каналом я-типа. В схемах последова­тельно с источником питания включают нагрузочный транзистор Т_н, используемый как квазилинейный резистор. Для выполнения логи­ческих операций применяют транзисторную матрицу Г_ь Т₂, Ъ — Т_п, которая при последовательном соединении и наличии инвертора реализует логическую функцию И — НЕ (рис. 8.5, а).

Если потенциал на входе хотя бы одного из транзисторов Т\—Ъ меньше порогового напряжения {/з_И, то транзистор остается закры­тым. Ток не будут проводить и остальные транзисторы. И только при одновременном отпирании транзисторов происходит переход из закрытого состояния в открытое.

190

вертор. Его передаточная характеристика идентична рассмотрен­ным конструкциям инверторов.

Реализация логических функций с помощью МДП-транзисто- ров сводится к топологическому управлению межэлектродными проводимостями транзисторов. Ток стока пропорционален меж- электродной проводимости, которая, в свою очередь, определя­ется геометрией прибора. Когда МДП-транзистор проводит ток, его межэлектродное сопротивление вместе с сопротивлением на­грузочного резистора образуют делитель напряжения, который опре­деляет значение выходного напряжения. Когда же транзистор заперт, выходное напряжение незначительно отличается от напряжения пи­тания. Комбинируя последовательное и параллельное соединение МДП-транзисторов, можно задать выполнение любых функций. На рис. 8.5, в представлена схема, реализующая функцию Е = х₁ Лх₂У х ₃.

Часть, относящаяся к функции ИЛИ (х₂ V х₃), представлена двумя параллельными цепями, а часть И (х1 л х₂) — двумя последователь­но включенными транзисторами. Отрицание НЕ обусловлено ин­версией входного напряжения на выходе. Обе параллельные цепи должны иметь одинаковые по значению полные сопротивления, что необходимо для поддержания требуемого соотношения прово­димостей логических транзисторов и нагрузочного резистора.

Для сохранения минимальной площади маски необходимо больше использовать параллельные цепи и меньше последователь­ные соединения. Схемы на МОП-транзисторах имеют в интеграль­ном исполнении простую конфигурацию прежде всего из-за высо­кого импеданса транзисторов и малого тока через их затвор.

Элементы на комплементарных ключах. Простейшей схемой, реализованной на комплементарных транзи­сторах, является комплементарный транзисторный ключ (рис. 8.6, а). Если £4х ⁼ 0, то С/_Зи1 ⁼ 0, а С/з_И2 ⁼ — Ес и «-канальный транзистор Т\ закрыт, а /¿-канальный Т₂ открыт. Ток через транзисторы будет незна­чительный, так как сопротивление закрытого транзистора велико.

Если входное напряжение £/_вх > 0, то С/_ЗИ1 = Е_с, и_Ш2 = 0. В этом случае «-канальный транзистор Т\ открыт, а /¿-канальный транзи­стор Тг закрыт. При этом ток в общей цепи будет по-прежнему мал, потому что уже закрыт /¿-канальный транзистор.

Важнейшей особенностью комплементарных ключей является тот факт, что они практически не потребляют мощность в обоих состояниях.

Наиболее перспективными микросхемами логики являются ин­тегральные элементы на КМОП-транзисторах. Они отличаются ма-

192

лой мощностью потребления в статическом режиме (пример­но 1 • 10^-9 Вт), высоким быстродействием (примерно 10⁹Гц), боль­шой помехоустойчивостью, высокой эффективностью использова­ния источников питания.

В ИС на КМОП-транзисторах логические операции реализуют последовательно, включая входные транзисторы для выполнения Функции И — НЕ или параллельно для реализации функции ИЛИ — НЕ. На каждый вход при этом включают два транзистора, образующих ключевой элемент (рис. 8.6, б, в).

Следует подчеркнуть закономерность структуры КМОП логиче­ских схем, заключающуюся в том, что параллельное соединение од­ного типа транзисторов сопровождается последовательным соедине­нием другого типа. Помимо высокой экономичности КМОП-схемы имеют малые рабочие напряжения (2£/₀) и высокое быстродействие.

Основные недостатки КМОП — усложненность производствен­ного процесса, несколько меньшая, по сравнению со схемами на биполярных транзисторах, производительность и тенденция к воз­никновению тиристорного эффекта, или защелкивания. Этот эф­фект заключается в том, что паразитная тиристорная область р-п-р-п может переходить в открытое состояние. В этом случае воз­никает большой ток, который разрушает схему.

Преимуществами КМОП-схем являются интеграция большего числа функций и меньшая рассеиваемая мощность. Благодаря по­следнему фактору стала возможной большая плотность упаковки элементов интегральных схем. Были разрешены проблемы обработ­ки, за счет современных схемотехнических решений была обойдена проблема запирания. При высокой степени интеграции функции, обычно требовавшие нескольких микросхем и сложных системных соединений, можно было реализовать на одном КМОП-кристалле. Результирующим эффектом стало повышение производительности микросхем и значительное снижение ее стоимости. В настоящее время благодаря высокому уровню интеграции технология КМОП достигла большей общей производительности, несмотря на исполь­зование более медленных транзисторов.

Логические элементы на биполярных и КМОП-транзисторах. Раз­работанная технология совмещения биполярных и КМОП транзи­сторных структур позволила создать варианты БиКМОП логиче­ских устройств. На рис. 8.7, а приведена схема инвертора, реализо­ванная на КМОП- и биполярных транзисторах. Транзисторы Т\ и Тг формируют КМОП-инвертор с той разницей, что параллельно их каналам включены сопротивления Я\ и Т?₂. Эти сопротивления по значению сопоставимы с сопротивлением каналов транзисторов в открытом состоянии. Выходной каскад сформирован на базе би­полярных транзисторов Т₃ и Г₄, эмиттерные переходы которых подсоединены к резисторам.

В статическом состоянии токи через транзисторы Т\ и Т₂ и со­ответственно через резисторы и Т?₂ малы и поэтому транзисторы Т_г и Тб, закрыты.

Если на входе х напряжение низкого логического уровня, то ¿¿-канальный транзистор Т\ открыт. На выходе инвертора будет вы­сокий логический уровень, и конденсатор С_н будет заряжен.

Если на вход подать высокий логический уровень, откроется «-канальный транзистор Т₂ и начнется разряд емкости через рези­стор /?2 и эмиттерный переход биполярного транзистора Г₄. Часть разрядного тока откроет транзистор Г₄, будет происходить переза­рядка емкости нагрузки. Аналогично происходит процесс переклю­чения при изменении входного напряжения от высокого логиче­ского уровня к низкому.

На рис. 8.7, б приведена схема логического элемента И — НЕ. На входе традиционно расположены последовательно соединенные транзисторы, характерные для схем типа И. Транзисторы Г₃ и Т₄ комплементарны к 7\ и Т₂ и выполняют роль нагрузочных резисто­ров. Биполярные транзисторы Т₅ и 7б на выходе позволяют усилить сигналы, а также нейтрализовать влияние емкостной нагрузки. Именно емкостная нагрузка является фактором ограничения быст­родействия КМОП-структур.

На диаграмме (рис. 8.8) приведена зависимость времени за­держки от мощности рассеяния для микросхем различных типов. Наиболее перспективными по фактору качества являются арсе- нид-галлиевые схемы.

8.3. Микросхемы памяти

Организация запоминающих устройств. В вычислительных систе­мах запоминающее устройство (ЗУ) предназначено для записи, хранения и считывания информации, является важнейшим эле­ментом цифровой обработки и хранения сигналов и характеризует­ся емкостью памяти. По функциональному назначению основны­ми видами памяти являются оперативные, постоянные и перепро­граммируемые ЗУ.

Оперативные запоминающие устройства (ОЗУ) предназначены для быстрого ввода и вывода (записи и считывания) информации в любом, заранее заданном месте памяти. Синонимом ОЗУ является термин «память с произвольной выборкой». Международное обо­значение — RAM (Random Access Memory).

Постоянные запоминающие устройства (ПЗУ) используют в ос­новном для считывания ранее записанной в них информации. За­пись в этом виде ЗУ производят однократно для постоянного хра­нения часто используемых данных. Этот класс называют также па­мятью только для считывания и классифицируют как ROM (Read-Only Memory).

Перепрограммируемые запоминающие устройства (ППЗУ) пред­назначены для частичного и многократного изменения информации в ПЗУ, внесения необходимых корректив в постоянную память. К этому классу относят и перепрограммируемое потребителем запоми­нающее устройство — PROM (Programable Read-Onli Memori).

Репрограммируемые ПЗУ (РПЗУ) применяют для изменения записанной информации. Технология РПЗУ основана на использо­вании транзисторов с плавающим затвором. К этому типу памяти относят РПЗУ с УФ-стиранием EPROM (Erasable PROM), электри­чески стираемая EEPROM (Electrical Erasable PROM), флэш-память (FLASH).

Структура ЗУ, реализованного по полупроводниковой техноло­гии, состоит из накопителя и схем управления. Накопитель является центральной частью полупроводникового ЗУ и представляет собой матрицу, состоящую из запоминающих ячеек, вертикальных и гори­зонтальных, адресных и разрядных шин. Накопитель является осно­вой ЗУ, в котором хранится информация в виде двоичных кодов.

Периферия, или схемы управления, предназначены для ввода и вывода данных. Схемы управления, как правило, состоят из де­шифраторов, усилителей, регистров, коммутаторов и других схем, реализованных по совмещенной полупроводниковой технологии.

Рассмотрим организацию ЗУ и способ его реализации на раз­личных транзисторных структурах.

Накопитель имеет форму матрицы, в узлах которой находятся ячейки памяти (ЯП), соединенные с адресной и разрядной шинами с помощью некоторого ключа (рис. 8.9). В качестве ключа может быть использован транзистор. Каждая ячейка памяти имеет свой адрес и может хранить 1 бит информации. Это одноразрядная па­мять. В таком ОЗУ имеется один информационный вход и выход. Многоразрядные ОЗУ имеют несколько информационных входов и выходов, что позволяет записывать и считывать информацию сло­вами. Емкость ЗУ определяется числом ячеек памяти. Каждая ячейка связана с одной или двумя адресными (АШ) и разрядными шинами (РШ). Если используется одна адресная и одна разрядная шины, то речь идет о динамическом типе памяти. Если каждая ячейка связана с двумя адресными и разрядными шинами, то речь идет о памяти статического типа. В первом способе информацию нужно периодически (во время действия импульсов питания) реги­стрировать. Во втором способе она хранится постоянно на период подключения источника питания.

Если на определенную адресную шину подать сигнал, то про­изойдет коммутация по разрядной шине, можно будет записать бит информации или его считать, если он уже записан. Разрядная

шина может записать О (РШ₀) или 1 (PIUi). Адресные и разрядные шины первоначально подключены ко всем ячейкам памяти.

В зависимости от конструкции ячейки памяти, способов ее коммутации с адресными и разрядными шинами, используемых транзисторных структур, различают различные типы ЗУ.

ЗУ на биполярных транзисторах. Простейшие ячейки памяти на биполярных транзисторных структурах можно реализовать различ­ными способами. Во всех используется емкость /ья-перехода для хранения заряда, соответствующего логическому нулю или едини­це. В качестве диодов могут быть использованы транзисторные структуры.

На рис. 8.10, а представлена типичная схема ЗУ, реализованная на диодах. Она состоит из накопителя, адресных входов и выходов. Каждая адресная шина предназначена для ввода определенного кода: 0011, 0100, 0111, 1100 и т.д. Запись информационного кода осуществляется с помощью диодов, которые присоединены между адресными шинами и теми разрядными шинами, на которых долж­на храниться логическая единица. Например, подадим на адресную шину AIUi логическую единицу в виде соответствующего напряже­ния в выбранной строке. Напряжение с этой адресной шины по­ступит только на разрядную шину РШ₂. На других шинах РШо, PIlIi и РШ₃ будет отсутствовать напряжение. На выход пойдет только код 0100. Пережигание встречно включенных диодов или плавких перемычек, расположенных рядом с диодом, и является процессом программирования ЗУ. Программирование производят

Накопитель

_в ячейках матриц, соответствующих расположению логических ну­лей, для чего разработаны специальные устройства.

Такие ОЗУ ненадежны вследствие рассасывания заряда токами утечки. Поэтому наибольшее распространение получили ЗУ, ячей­ки которых способны хранить один заряд двоичной информации. Такие бистабильные ячейки могут быть реализованы на триггерных схемах и различных типах биполярных транзисторных структур: ТТЛ, ТТЛШ, ЭСЛ, И²Л. Многоэмиттерные транзисторы удобно использовать в конструкции ячейки памяти ЗУ статического типа.

Типовая структура накопителя интегральной схемы ЗУ, реали­зованная на двух эмиттерных транзисторах Т\ и Т₂, приведена на рис. 8.10, б. Ячейка памяти состоит из двух транзисторов с пере­крестными связями. Вторые эмиттеры соединены с шиной пита­ния. Первые эмиттеры соединены соответственно с разрядными шинами РШ₀ и РШ1 и используются для записи и считывания ин­формации. Коллекторы транзисторов соединены через резистор с плюсовой массой питания, выполняющей также функции адресной шины АШь В одном устойчивом состоянии транзистор Т\ открыт, а Т₂ закрыт. В другом устойчивом состоянии, наоборот, Т_{ закрыт, а Т₂ открыт.

В режиме хранения на разрядной шине РШ1 устанавливается напряжение хранения, положительное относительно общей шины микросхемы. В режиме считывания повышается напряжение как на шине АШ₂, так и на шине АШь Если транзистор Т\ открыт, а транзистор Т₂ закрыт, то ток в управляющем эмиттере равен нулю, напряжение на шине РШ1 не меняется. В управляющем эмиттере транзистора Т\ появится ток считывания. Напряжение на шине РШ₀ повысится. На шинах РШо и РШ[ возникнет разность напря­жений, которая считывается усилителем.

Постоянное запоминающее устройство имеет аналогичную с ОЗУ матрицу памяти запоминающих ячеек. ЗУ называют постоян­ным, потому что в каждой ячейке раз и навсегда записаны логиче­ские нули. Чтобы получить нули в нужных ячейках памяти, необ­ходимо закрыть доступ в нужную ячейку. Это делается, например, с помощью так называемых пережигаемых перемычек. А нуль он всегда нуль. Единицы же нужно регенерировать. Этот процесс за­висит от типа памяти.

ЗУ на МДП-транзисторах. Наиболее распространенным типом ЗУ являются схемы памяти на МДП-структурах. Их основными преимуществами перед ЗУ на биполярных структурах являются: малая потребляемая мощность; высокая степень интеграции; срав­нительная простота технологии (число технологических операций

на 30 % меньше); низкая стоимость при больших объемах производ­ства; высокий запас помехоустойчивости; энергонезависимость ЗУ.

В зависимости от работы накопительной матрицы ЗУ ИС памя­ти могут быть:

динамические ЗУ, в которых информация сохраняется в накопи­теле в виде зарядов на емкостях, входящих в состав элементов па­мяти, а регенерация зарядов происходит периодически от источни­ка питания;

статические ЗУ, в которых сохранение информации в накопи­теле обеспечивается с помощью источников питания;

квазистатические, в которых информация в накопителе сохра­няется в виде зарядов, а их регенерация осуществляется в опреде­ленные периоды, в течение которых происходит считывание и по­вторная запись считанной информации в каждом элементе нако­пителя.

Наиболее распространены однотранзисторные ячейки памяти (рис. 8.11, а). Схема состоит из транзистора Т и накопителя заряда в виде конденсатора С. В режиме хранения напряжение на АШ близко к нулю. Транзистор Т закрыт. Конденсатор С отключен от разрядной шины. В конденсаторе хранится информация в виде разряда 0 = Си. В случае хранения логической единицы заряд

подложку. При хранении логического нуля заряд 0 = СЦ° и кон­денсатор будет слегка заряжаться предпороговым током транзисто­ра от положительно заряженной РШ.

Имеются также токи утечки, способствующие уменьшению за­ряда. Поэтому для таких ЗУ требуется регулярный процесс регене­рации для всех элементов строк. В режиме записи на разрядной

Q¹ = CU^[ будет постепенно уменьшаться за счет токов утечки в

шине устанавливают напряжение U¹ или £/°, а затем подают поло­жительный импульс на АШ. Транзистор отпирается и на обкладках конденсатора устанавливается нужное напряжение U¹ или U⁰.

В режиме считывания РШ подключена к входу усилителя счи­тывания с высоким входным сопротивлением. При поступлении импульса выборки на АШ транзистор элемента памяти открывает­ся и происходит считывание с разрушением информации. И в этом случае необходима регенерация записанных единиц информации.

Для избежания разрушения информации во время считывания разработана схема регенерирующего каскада динамического ЗУ (рис. 8.11, б). Схема каскада реализована на триггере, включенным между линиями записи/считывания. За счет положительной обрат­ной связи восстанавливается первоначальное значения напряжения в запоминающем элементе, т.е. при считывании информации про­изводится регенерация хранящегося заряда.

ЗУ большого объема строят на основе этих ячеек, и они носят на­звание ЗУ динамического типа — ДОЗУ или DRAM (Dynamic RAM).

БИС ОЗУ на МДП-транзисторах статического типа SRAM (Static RAM) приведена на рис. 8.12. Конструкция ячейки на одно­типных МОП-транзисторах с /ьканалом имеет классическую струк­туру /^-триггера с управляющими ключами Т₅ и Т₆, которые за­перты в нормальном состоянии, и ячейки отключены от разрядных Шин РШ. При поступлении отрицательного импульса — Е_с на ад­ресную шину ключи Т₅ или 7б открываются и подключают ячейку к разрядным шинам. На разрядные шины поступают уровни Q и (Г, записанные в ячейке. В режиме записи на адресную шину так- же подают импульс, в то время как на разрядные шины подаются взаимно противоположные уровни. Другими словами, роль такто-

РШп _ РШ,

»ого импульса играет импульс на адресной шине в обоих режимах. Это самые простые по схемотехнической и технологической реали­зации схемы ОЗУ. Однако они обладают низким быстродействием и малой степенью интеграции.

Использование КМОП-транзисторов в схемах ячеек памяти по­зволяет существенно повысить быстродействие, получить практи­чески нулевую рассеивающую мощность в статическом режиме и повышенную помехоустойчивость.

Разновидность БИС ПЗУ определяется типом ячейки памяти, способом записи и стирания информации. Состав этих устройств памяти аналогичен БИС ПЗУ с двухкоординатной выборкой. Об­рамление матричного накопителя, как правило, состоит из дешиф­раторов строк и столбцов, адресных формирователей, усилителей считывания и других схем управления. Запись информации в ПЗУ осуществляют на этапе изготовления кристаллов с помощью заказ­ного последнего фотошаблона, формируя нужную конфигурацию металлизированной разводки. Такой тип ПЗУ называют масочным, потому что программирование осуществляется маской — послед­ним фотошаблоном. Это широко известный технологический про­цесс.

В программируемые ИС ПЗУ (или ППЗУ) нужную информа­цию записывают электрическим способом, путем пережигания пе­ремычек, либо пробоем /¿-«-перехода. Перемычки изготавливают из нихрома, поликристаллического кремния или алюминия. ППЗУ на основе МДП-транзисторов обладает достаточно большой информа­ционной емкостью и низкой потребляемой мощностью.

Для широкого использования БИС ЗУ необходимо создать па­мять, способную многократно перепрограммироваться и сохранять информацию при отключенном питании. На основе МДП-структур разработаны репрограммируемые постоянные запоминающие уст­ройства (РПЗУ), допускающие многократную перезапись и хране­ние информации при отключенном питании. В основе лежит идея создания бистабильных МДП-транзисторов, которые могут нахо­диться в одном из двух состояний, соответствующих хранению ло­гической единицы или нуля. РПЗУ в зависимости от физического принципа работы подразделяют на два класса.

Первый класс — это устройства на транзисторных структурах, в которых используется захват заряда на естественной границе разде­ла двух диэлектриков. В основе работы МНОП-транзистора лежит явление накопления заряда на границе нитридного и оксидного слоев. Накопление происходит из-за неодинаковых токов проводи­мости в слоях. При определенном напряжении на затворе на гра-

ниие накапливается положительный заряд йО/Ж = ко₂ - При большом положительном напряжении на затворе на границе нака­пливается отрицательный заряд, что приводит к уменьшению по­рогового напряжения. Благодаря зависимости порогового напряже­ния от напряжения на затворе, МНОП-транзистор с помощью управляющих импульсов напряжения считывания £/_счит можно пе­реводить из рабочего состояния в запертое и обратно (рис. 8.13).

Второй класс РПЗУ — это устройства на транзисторных струк­турах с плавающим затвором. В этих конструкциях управляющий заряд хранится в тонком проводящем слое — плавающем затворе, расположенном в диэлектрике в затворной части МДП-структуры. Заряд, аккумулированный на плавающем затворе, позволяет изме­нять пороговое напряжение, необходимое для открывания затвора.

На рис. 8.14 приведена схема МОП-транзистора с плавающим затвором, выполненным из поликремния. Если на затвор МОП-транзистора подать высокое напряжение и₃ ~ 25 В, то фор­мируется канал. Под воздействием поля, формируемого напряже­нием стока, в канале образуются горячие электроны. Они проника­ют сквозь туннельно-тонкий диэлектрик на плавающий затвор. На затворе формируется отрицательный заряд, способный перекрыть канал исток — сток, и транзистор закрывается (рис. 8.14, а).

Если транзистор осветить ультрафиолетовым светом, энергия квантов которого больше ширины запрещенной зоны полупровод­ника /ту > Е_г, то плавающий затвор будет очищен от электронов, осевших там. Электроны, получив энергию излучения, способны преодолеть потенциальный барьер между плавающим затвором и каналом. Канал транзистора будет восстановлен, и транзистор бу-

Рис. 8.14. Электрически программируемое ЗУ (а) со стиранием информации

УФ-излучением (б)

дет открыт (рис. 8.14, б). Заметим, что при УФ-облучении стирает­ся вся информация, накопленная в ЗУ.

Такая технология получения РПЗУ получила название FAMOS (Floating gate avalanche injection MOS) или МОП-транзистор с пла­вающим затвором и лавинной инжекцией заряда.

Другой конструкцией электрически репрограммируемых ЗУ яв­ляется ЭСППЗУ — электрически стираемые программируемые ПЗУ. Технологию их производства называют FLOTOX (Floating gate tunnel-oxide), или плавающий затвор с туннелированием в оксиде. В транзисторной структуре этого типа (рис. 8.15) плавающий поли- кремневый затвор отделен от диффузионной области «-типа тон­ким слоем диэлектрика (около 200 Â). Если на затвор подать высо­кое напряжение (20 В), то на плавающий затвор начнут дрейфовать туннельные электроны из стока. На плавающем затворе сформиру­ется статический заряд (рис. 8.15, а). Если на затвор подать низкое напряжение, а на сток высокое, то произойдет обратное туннели­рование электронов с плавающего затвора. Произойдет процесс

стирания информации (рис. S.b. б). Процессы программирования и стирания информации имеют одинаковую скорость и отличаются только местом приложения напряжения и направлением движения

электронов.

Анализ разработок БИС ППЗУ и РПЗУ на МДП-транзисторах показывает, что разнообразие схемного построения БИС зависит от элементной базы накопителя, другими словами, от конструктив­ного решения ячейки памяти. Именно выбор ячейки памяти опре­деляет напряжение программирования, время хранения информа­ции. число циклов перезаписи информации и возможность ис­пользования одного или нескольких источников питания. Макси­мальным временем хранения информации после отключения ис­точника питания обладают РПЗУ. в основе конструкции которых лежат транзисторные структуры с плавающим затвором.

К этому типу ЗУ относится популярная ф.гэш-память (FLASH). Такое название этот тип памяти получил потому, что по быстроте процесс стирания информации напоминает вспышку света. Флеш-память (Flash-Memory) — разновидность твердотельной по­лупроводниковой энергонезависимой перезаписываемой памяти. Она может быть прочитана сколько угодно раз, но писать в такую память можно лишь ограниченное число раз (максимально около миллиона циклов). Распространена флэш-память, выдерживающая около 100 тысяч циклов перезаписи. Это намного больше, чем спо­собна выдержать дискета или CD-RW. В основе этого типа флеш-памяти лежит ИЛИ — НЕ элемент (NOR), потому что в транзисторе с плавающим затвором низкое напряжение на затворе обозначает единицу'. Транзистор имеет два затвора: управляющий и плавающий (см. рис. 8.15). Последний полностью изолирован и способен удерживать электроны до 10 лет. В ячейке имеются также сток и исток. При программировании напряжением на управляю­щем затворе создается электрическое поле и возникает туннельный эффект. Некоторые электроны туннелируют через слой изолятора и попадают на плавающий затвор, где и будут пребывать. Заряд на плавающем затворе изменяет ширину канала сток — исток и его проводимость, что используется при чтении информации.

Процессы программирование и чтение ячеек имеют разное энергопотребление: устройства флеш-памяти потребляют достаточ­но большой ток при записи, тогда как при чтении затраты энергии малы. Для стирания информации на управляющий затвор подается высокое отрицательное напряжение, и электроны с плавающего за­твора переходят (туннелируют) на исток. В М?Я-архитектуре к ка­ждому транзистору необходимо подвести индивидуальный контакт,

что увеличивает размеры схем. Эта проблема решается с помощью /УЛЛФ-архитектуры. В основе NAN D-тит. лежит элемент И — НЕ. Прииции работы такой же, от NOR-mn'd отличается только разме­щением ячеек и их контактами. В результате уже не требуется под­водить индивидуальный контакт к каждой ячейке, так что размер и стоимость /УЛ/VD-ч и па может быть существенно меньше. Так же запись и стирание происходят быстрее. Однако эта архитектура не позволяет обращаться к произвольной ячейке. NAND- и МЭД-архи- текгуры сейчас существуют параллельно и не конкурируют друг с другом, поскольку находят применение в разных областях хране­ния данных.

Скорость некоторых устройств с флеш-памятью может дохо­дить до 100 Мб/с. В основном объем чипа флеш-памяти измеряет­ся от килобайт до нескольких гигабайт. Рынок флэш-памяти растет ежегодно на 15 %, что превышает суммарный рост всей остальной полупроводниковой индустрии.

Память FLASH подходит для хранения голоса, изображений, программного кода и данных, особенно там, где требуется малое энергопотребление. А также может использоваться для замены па­мяти программ, памяти данных пользователя и конфигурационной памяти данных для хранения идентификационных данных, калиб­ровочной информации и других параметров системы. При этом су­щественно снижается общая стоимость, размер, уровень шумов, сложность производства и улучшается надежность, уменьшается энергопотребление и себестоимость.

Спрос на флэш-память постоянно растет, увеличивается число производящих компаний, цена быстро падает. Ближайшие годы пройдут под знаком расцвета флэш-памяти, что способствует ее широкому внедрению в бытовую аппаратуру.

8.4. Аналоговые интегральные схемы

Номенклатура аналоговых ИС. Аналоговые интегральные схемы предназначены для преобразования сигналов, заданных в виде не­прерывной функции. Номенклатура аналоговых ИС включает раз­личные генераторы сигналов, усилители, детекторы, задержки сиг­налов, модуляторы и т.д. В аппаратуре широко используют стан­дартные ИС, в основе конструкций которых лежат различные схе­матические решения, заимствованные из радиотехники дискретных элементов. Технология аналоговых микросхем как самостоятельное направление микроэлектроники развивалось с определенным от­ставанием от технологии цифровых ИС. Среди причин такого от- 206

ставания явился более ограниченный набор элементов полупровод­никовых микросхем. В частности, в микроэлектронике не исполь­зуют индуктивные элементы.

Однако особенности технологии микроэлектроники, позволяю­щей получать групповым способом на одной подложке совокуп­ность элементов с взаимосогласованными характеристиками, по­зволяли создать широкую номенклатуру аналоговых И С. Были раз­работаны типовые структуры, подобные интегральным логическим элементам в цифровых ИС, позволявшие унифицировать аналого­вую микросхемотехнику. Рассмотрим некоторые классы аналого­вых схем.

Генератор — микроэлектронное устройство, предназначенное для создания электрических колебаний заданной формы и частоты. В зависимости от формы формируемых колебаний различают гене­раторы гармоничных и релаксационных (импульсных) колебаний.

В зависимости от функционального назначения генераторы фор­мируются в соответствующие интегральные схемы. Генераторы мо­гут быть сформированы не только схемотехническими методами, но и с использованием приборов функциональной электроники. Так на диодах Ганна можно создать генераторы ВЧ- и СВЧ-колебаний.

Усилитель — микроэлектронное устройство, предназначенное для усиления сигналов в заданном диапазоне частот. Различают усилители постоянного тока, высокочастотные усилители, широко­полосные, низкочастотные, усилители промежуточной частоты, ви­деоусилители, усилители считывания и воспроизведения.

Особое внимание, с точки зрения идеологии микроэлектрони­ки, заслуживают дифференциальные и операционные усилители.

Детектор — микроэлектронное устройство, служащее для пре­образования электрических колебаний, позволяющее выделять нужные составляющие амплитудно-частотных характеристик спек­тра сигналов. В частотном и фазовом детекторах частотно-модули- рованные и фазово-модулированные колебания преобразуются в амплитудно-модулированные колебания, которые затем детектиру­ются.

Селектор импульсов представляет собой микроэлектронное уст­ройство, предназначенное для выделения из множества импульсов только тех, которые обладают заданными свойствами. Например, амплитудные селекторы выделяют только те импульсы, амплитуда которых превышает заданный уровень или порог селекции. Может стоять и задача выделения импульсов, которые не достигают поро­га селекции. Схемы селекторов весьма разнообразны, создаются по микроэлектронной технологии в виде ИС.

Фильтр — микроэлектронное устройство, предназначенное дл_я разделения электрических колебаний различных частот. По виду частотной характеристики фильтры делятся на фильтры верхних частот, пропускающие колебания с частотами выше заданной. Фильтры нижних частот пропускают колебания не выше заданной граничной частоты. Полосовые фильтры пропускают колебания в заданном интервале частот. Режекторные, или заграждающие, фильтры задерживают колебания в заданной полосе частот. В ра­диотехнике достаточно хорошо разработаны методы расчета фильт­ров и их синтеза. Микроэлектронная технология позволяет создать фильтры в виде ИС.

Модулятор — микроэлектронное устройство, осуществляющее управление заданным параметром колебательного процесса в соот­ветствии с сигналами передаваемого сообщения. Воздействие мо­дулирующих сигналов на параметры модулируемых колебаний осу­ществляется с помощью нелинейного управляющего элемента. Раз­личают амплитудные, частотные, фазовые, импульсные и другие типы модуляторов.

Преобразователь — микроэлектронное устройство, предназна­ченное для преобразования электрических сигналов. Особое место в этом классе приборов занимает аналого-цифровые преобразова­тели (АЦП) и цифроаналоговые преобразователи (ЦАП). Эти уст­ройства позволяют стыковать приборы, обрабатывающие информа­цию в аналоговой и цифровой формах. ЦАП и АЦП являются сугу­бо микроэлектронными устройствами, реализованными в виде ИС.

Операционный усилитель (ОУ) представляет собой микроэлек­тронное устройство, предназначенное для усиления как постоян­ного тока, так и электрических колебаний. Операционный усили­тель обязательно имеет внешние цепи, предназначенные для вы­полнения некоторых линейных и нелинейных операций. В некото­ром смысле операционный усилитель является элементной базой для аналоговых преобразователей.

В основе схемы операционного усилителя лежит дифференци­альный усилительный каскад (рис. 8.16). Два идентичных транзи­стора Т[ и Т₂ и диффузионные резисторы и Л₂ формируют два транзисторных усилителя, включенных симметрично. В дифферен­циальном усилителе два входа и два выхода. При передаче на входы дифференциального усилителя одинаковых (синфазных) сигналов напряжение на входах практически не меняется. Разность напря­жений, формируемых на входах (базах транзисторов 7\ и Г₂), назы- 208

Дифференциальный усилитель мощности можно реализовать и на полевых транзисторах, которые по сравнению МДП-транзисто- рами обладают большей стабильностью характеристик и малым уровнем собственных шумов. Схема на полевых транзисторах ана­логична схеме на дифференциальном усилителе на биполярных транзисторах: подобная симметрия плеч, сохранение чувствитель­ности усилителя к синфазному входному сигналу. Дифференциаль­ный усилитель на полевых транзисторах имеет высокое входное со­противление. Это позволяет во входных цепях всегда обеспечивать режим холостого хода, в котором разность потенциалов затворов полевых транзисторов совпадает с разностью напряжений источни­ков входных сигналов.

Операционный усилитель имеет в основе дифференциальный усилитель и поэтому способен реагировать только на дифференци­альный сигнал. Дифференциальный усилитель является базовой структурной единицей операционного усилителя, может быть реа­лизован на биполярных, полевых транзисторах, а также на их соче-

. _ _ о __ _ и и

тании при условии полной технологической и схемной совмести­мости.

Операционный усилитель будет реализовать заданную для него конкретной схемой включения функцию тем точнее, чем ближе его параметры будут приближаться к параметрам идеального операци­онного усилителя.

Реально идеальных ОУ не существует, например, создать усили­тель с бесконечной полосой пропускания даже при конечном ко­эффициенте усиления невозможно. Весьма распространены так на­зываемые ОУ общего назначения.

Конструкция интегральных ОУ почти всегда соответствует структурной схеме на рис. 8.17, а с небольшими отклонениями, на­пример, может быть три каскада усиления напряжения, может не быть схемы защиты выхода от коротких замыканий. Входные выво­ды усилителя обозначены знаками плюс и минус. Знак плюс озна­чает, что выходное напряжение совпадает по фазе с напряжением, поданным на данный вход, этот вход называют неинвертирующим. Знак минус говорит о том, что выходное напряжение ОУ противо­положно по знаку напряжению, поданному на этот вход. Питание необходимо производить от равных разнополярных источников пи­тания, что позволяет получить симметричное относительно нулево­го уровня выходное напряжение.

На рис. 8.17, б, в, г приведены условные обозначения операци­онных усилителей.

210

Коэффициент усиления операционного усилителя К лежит в пределах 10⁴...10⁹, входное сопротивления достигает 100 МОм, а выходное сопротивление составляет 10² Ом. Операционный усили­тель имеет малый уровень собственных шумов, сильное подавление синфазной составляющей (около 60 дБ), широкую полосу пропус­кания 0...10 МГц. Операционный усилитель является микроэлек­тронным устройством универсального применения. Операционные усилители конструктивно выполняют в виде интегральных схем средней степени интеграции.

Помимо выполнения с помощью ОУ традиционных математи­ческих операций, таких как суммирование, вычитание, интегриро­вание и дифференцирование, на ОУ реализуют всевозможные уси­лители постоянного тока, усилители переменного напряжения и тока, логарифмические усилители, видеоусилители, усилители-ог- раничители, повторители напряжений, активные фильтры, модуля­торы и демодуляторы, аналоговые умножители и делители, функ­циональные преобразователи, компараторы, генераторы гармони­ческих колебаний, генераторы колебаний прямоугольной и тре­угольной форм, ждущие мультивибраторы, формирователи напря­жений, схемы задержек, цифроаналоговые и аналого-цифровые преобразователи.

Вычитателъ используют для вычитания сигналов, и его схема формируется на базе инвертирующего и неинвертирующего усили­телей. В стационарном режиме Щ = 1/_п, а £/_вых = 0₂ - и_х. Меняя значения резисторов в цепях, можно производить аналоговое вы­читание с весомыми коэффициентами.

Компаратор предназначен для сравнения входных напряжений с опорным. В зависимости от входных напряжений на выходе мож­но получить напряжение, соответствующее логическому нулю или логической единице. На инвертирующий вход усилителя подают два сигнала на параллельные идентичные цепи. К неинвертирую­щему входу подключается резистор для уменьшения значения ошибки за счет входных токов ОУ.

Компаратор работает так, что

при 1/\ + и₂ < 0, и_ъых > 0, что соответствует 1;

при 1/1 + и₂ > О, £4ых < 0, что соответствует 0.

Примером нелинейного включения ОУ служит логарифмиче­ский усилитель.

Логарифмический усилитель выполняет лога­рифмирование входных и выходных сигналов. В процессе логариф­мирования используют нелинейные свойства вольт-амперной ха­рактеристики р-я-перехода. Ток через /?-л-переход определяется за­висимостью

Рис. 8.20. Схема логарифмическою усилителя (а) и вычислителя антилогарифмов (б)

Окончательный вил выражения хля выходного напряжения сле­дующий: 1§бвых = аЪ^ты + а, где а = 1/(2,3/жрт); Ь = \gikR).

Логарифмический умножитель представляет собой устройство умножения двух или более аналоговых величин, используя сложения логарифмов этих сигналов. Логарифмический умножитель является аналогом логарифмической ячейки (рис. 8.21).

Два аналоговых сигнала вводят в параллельные логарифмиче­ские усилители, на входе которых имеются значения \&х и \%у. Про­логарифмированные сигналы подаются на сумматор, на выходе ко­торого получаем логарифм произведения этих сигналов \%{ху).

Сумматор представляет собой рассмотренную схему неинверти­рующего сумматора, позволяющего получить на выход значение

+ 1|*у = \gixy). Далее этот сигнал поступает на усилитель, вычис­ляющий антилогарифмы. Выражение 1&(ху) потенииируется и на выходе получаем 1 — ху — произведение двух аналоговых сигналов, поступивших на вход логарифмического умножителя.

Цифроаналоговый преобразователь (ЦАП) — это микроэлектронное устройство для автоматического преобразо­вания числовых кодов в эквивалентные им значения определенной физической величины. Коды обычно представляют в двоичной, де­сятичной и какой-либо другой системе исчисления. Выходные фи­зические величины представляются в виде временных интервалов, угловых перемещений, напряжений или токов и т.п.

Существуют разнообразные конструкции ЦАП. На рис. 8.22 представлена схема ЦАП на основе делителя типа Я — 2Я и опера­ционного усилителя. Ключи А, В, С и В подключают в нужном по­рядке резисторы 2Я к источнику эталонного напряжения, когда со­ответствующий разряд двоичного числа равен единице. Если раз­ряд числа равен нулю, то ключ замыкается на землю. На рис. 8.22 положение ключей соответствует числу 1101. На инвертирующем входе ОУ создают напряжение, соответствующее делению эталон­ного напряжения. Операционный усилитель работает по схеме не- инветирующего сумматора.

Аналого-цифровой преобразователь (АЦП) — микроэлектронные устройство, осуществляющее автоматическое преобразование непрерывно меняющегося аналогового сигнала в цифровой код. Процесс аналого-цифрового преобразования вклю­чает этапы дискретизации (квантования) непрерывного сигнала по времени, уровню или по обоим параметрам одновременно. Кванто­вый сигнал в дальнейшем кодируется. Часто в качестве исходной величины используют такие основные сигналы, как напряжение или ток, частота или фаза электрических колебаний. Процессы квантования и кодирования в микроэлектронных АЦП производят

с помощью аналоговых устройств в микроэлектронном исполне­нии. На рис. 8.23 приведена схема АЦП параллельного кодирова­ния, позволяющая преобразовывать аналоговое напряжение в «-разрядное двоичное число. Эталонное напряжение Е_эт с помо­щью резисторного делителя делится на 2” градаций и подается на инвертирующие входы операционных усилителей. Для 2” градаций должно быть 2^й — 1 операционных усилителей. Неинвертирующие входы ОУ соединены, на них подают входное аналоговое напряже­ние, равное максимально возможному.

На инвертирующем входе верхнего усилителя напряжения соот-

2^п -1

ветственно будет Е_эт —— и т.д. Операционные усилители включе-

2

ны по схеме компараторов и позволяют сравнивать аналоговое на­пряжение с частью эталонного напряжения. Если аналоговое на­пряжение превышает напряжение на инвертирующем входе ОУ, то на выходе появляется положительное напряжение. Положительный сигнал интерпретируется как логическая единица. В противном случае на выходе ОУ появится отрицательное напряжение, интер­претируемое как логический нуль.

8.5. Базовые матричные кристаллы и программируемые логические интегральные схемы

Базовые матричные кристаллы (БМК) представляют собой боль­шие интегральные схемы, программируемые в процессе технологии с помощью формирования последнего слоя металлизации.

Развитие технологии и схемотехники СБИС сопряжено как с ростом степени интеграции и объемов производства, так и с повы­шением стоимости разработок, а также стоимости обработки одно­го бита информации. Создавали строго специализированные БИС, нацеленные на выполнение определенных функций. В настоящее время широко применяют другой подход, основанный на достоин­ствах программного и аппаратного подходов. Программа заклады­вается в архитектуру и алгоритмы обработки, а аппаратная состав­ляющая — в параметры и архитектуру БИС. Такие БИС называют базовые матричные кристаллы. Они позволили решить ряд про­блем, характерных для развития микроэлектроники. Например, увеличение сложности микросхемы делает ее более специализиро­ванной. БМК же позволяют использовать архитектуру БИС под конкретную задачу. При производстве БМК реализуется идея, вы­сказанная еще в 1980-х гг. Гордоном Муром из фирмы «Ше1» и за­ключающаяся в создании «кремниевых мастерских», в соответст­вии с которой проектирование осуществляет потребитель, а изго­товление БИС в кремниевой мастерской.

Такой подход позволяет снизить стоимость производства, соз­дать многофункциональные схемы их типовых ячеек, решить про­блему оптимизации числа внешних выводов схемы, использовать ранее разработанные и многократно используемые конструктивные схемотехнические решения.

Базовые матричные кристаллы состоят из нескольких основных элементов, расположенных на кристалле в зависимости от его кон­структивно-технологического исполнения (рис. 8.24). БМК выпол­няется по принципу «море вентилей» и содержит порядка 10⁵, на­пример, четырехтранзисторных некоммутированных ячеек, предна­значенных для построения функциональных узлов ИС. По перифе­рии кристалла на фиксированных местах расположены 232 кон­тактные площадки для подключения элементов ввода/вывода и пи­тания.

Матрица базовых ячеек занимает большую часть площади кри­сталла и состоит из отдельных ячеек, выполняющих определенные функции. Различают конструктивно однородную матрицу, состоя­щую из функционально однородных или неоднородных ячеек. Не­однородная матрица имеет ячейки, либо фиксированные по опре­деленной координате, либо имеющие неодинаковые размеры. Ба­зовые ячейки представляют собой определенные конструктив­но-технологические варианты логических ячеек, ячеек памяти и т.п. Базовые ячейки группируются в макроячейки в виде группы из четырех симметрично расположенных ячеек либо в линейку ячеек. 218

2.1?

Выбор конфигурации оптимален в том случае, если все выводы со­средотачиваются на границах.

Большинство выводов ячеек имеет эквипотенциальные пары на противоположных сторонах ячейки, что существенно облегчает по­следующую трассировку. В матрице могут быть размещены специ­альные буферные ячейки, микроячейки, реализующие типовые функциональные узлы, например запоминающие устройства, реги­стры, аналоговые блоки и т.п.

Многослойную систему металлических проводников, соеди­няющую базовые ячейки в соответствующие функциональные структуры и подключающую их к шинам электрического питания, называют трассой, которая располагается на нескольких уровнях. Вертикальные трассы располагаются в первом слое металлизации, горизонтальные — во втором. В ряде разработок трассировка мо­жет быть и в большем числе слоев.

Трассы межсоединений могут различаться емкостью каналов, а также конструктивным исполнением. Помимо алюминиевых тон­копленочных шин используют поликремниевые шины. В конст­рукциях БМК на МОП-транзисторах с молибденовыми затворами используют молибденовые шины. Наиболее низкоомные электри­ческие соединения формируют в наружном слое.

Электрические контакты между шинами различных технологи­ческих слоев создают в местах пересечения вертикальных и гори­зонтальных отрезков трасс. Подключение источника питания к ячейкам матрицы может быть как индивидуальным, так и группо­вым. Вспомогательные схемы (схемы обрамления) и контактные площадки, расположенные по периферии кристалла, представляют

собой схемы контроля и диагностики, источники опорного напря­жения, трансляторы уровней и т.п. Все схемы связаны с контакт­ными площадками и через них осуществляется ввод-вывод инфор­мации.

Элементной базой БМК являются различные логические схе­мы, ячейки памяти, расположенные в одном или двух ярусах. Су­ществует большое число конструктивно-технологических решений схем базовых ячеек (рис. 8.25).

Развитие технологии изготовления микросхем стимулировало работы по объединению в одном кристалле биполярных и МОП-транзисторных структур. Это направление получило назва­ние БиМОЛ-технологии, а при использовании комплементарных транзисторов — БиКМОП-технологии.

Главным достоинством этих приборов микроэлектроники явля­ется соединение воедино преимуществ МОП- и биполярных тран­зисторных структур. Действительно, высокая плотность интегра­ции, низкая рассеиваемая мощность, высокая помехоустойчивость, характерные для МОП-структур, сочетаются с хорошей выходной нагрузочной способностью и высоким быстродействием биполяр­ных структур. Концепция построения базовой ячейки вентиля на БиКМОП-структурах основана на дополнении к стандартному КМОП-вентилю усилителя формирователя тока на биполярных

транзисторах. Аналогично можно сформировать БиКМОП-инвер- тор. На основе таких элементов формируют схемы вентилей, при­меняемых в матричных кристаллах. В БиКМОП снижение тока стока МОП-транзисторов может быть компенсировано улучшени­ем коэффициента усиления биполярных транзисторов, т.е. основой для всех базовых ячеек являются вентили различных конструкций.

Достоинства вентильных матриц: конкретная схема может быть реализована с использованием небольшого числа технологических операций, регулярность структуры позволяет потребителю быстро разработать свою конкретную подсистему с высокой вероятностью функционирования (95 %). Таким образом, вентильные матрицы представляют собой некоторые полуфабрикаты изделий микро­электроники, на которые нужно нанести разводку в соответствии с требованиями заказчика.

Программируемые логические матрицы представляют собой го­товые изделия, конструктивно содержащие две вентильные матри­цы, например, матрицу элементов типа И, матрицу элементов типа ИЛИ, все узловые точки которых соединены диодами. В ходе про­граммирования по заданию заказчика каждое такое соединение либо размыкается, либо остается без изменения. Итогом коммута­ции является нужная логическая структура типа И/ИЛИ. Это по­зволяет получить заданную комбинаторную булеву логику.

Специализированные БИС придают изделиям уникальные свойства, решают конкретные целевые функции.

Полузаказная интегральная схема — класс ИС, имеющих посто­янную (заранее спроектированную схему) и переменную (опреде­ляется требованиями заказчика) части.

Заказная интегральная схема — класс ИС, содержащих стан­дартные или специально созданные элементы или узлы по заранее заданной функциональной схеме.

Проектирование схем на стандартных элементах заключается в подборе оптимизированных функциональных блоков или стандарт­ных ячеек, их размещении и коммутации. Стандартные элементы выбирают из заранее спроектированной библиотеки элементов. Процесс изготовления схем на стандартных элементах идентичен процессу изготовления схем, проектируемых вручную. Стандартные ячейки выполняют в виде аналогов соответствующих устройств ма­лой и средней степени интеграции. Это могут быть арифметиче- ско-логические устройства, регистры и т.п., называемые иногда мак­роэлементами. В качестве макроэлементов можно интегрировать стандартные БИС. В этом случае на одном кристалле можно размес­

тить систему на основе микропроцессора. Такой метод называют ме­тодом процессорного ядра, или методом суперинтеграции.

Микросхемы, относящиеся к заказным, могут разрабатываться также по ячеечному принципу, которые представляют собой свое­образный гибрид из стандартных ячеек. Они конструируются одно­временно с разработкой микросхемы. Этот тип БМК занимает про­межуточное положение между полностью заказными схемами и схемами на стандартных ячейках. Иногда отождествляется проек­тирование микросхем на стандартных ячейках и ячеечное проекти­рование, а соответствующие микросхемы называют ячеечными.

К недостаткам матричных кристаллов следует отнести значи­тельные сроки и затраты на проектирование специализированных ИС на основе БМК. Эта негативная особенность послужила пред­посылкой для появления нового класса специализированных полу- заказных микросхем (СПИС) — программируемых логических ИС (ПЛИС).

Программируемые логические интегральные схемы — ПЛИС (Programmable Logic Devices — PLD) представляют собой сверхболь­шие интегральные схемы, содержащие от нескольких десятков до нескольких сотен ИС, которые могут быть соединены пользовате­лем произвольным образом. Программированная логика обладает возможностью внутрисистемной репрограммируемости, что в соче­тании с высоким быстродействием и уровнем интеграции, а также с малой потребляемой мощностью и низкой стоимостью, что спо­собствует широкому применению. Другими словами, ПЛИС — это интегральные микросхемы, содержащие программируемую матри­цу элементов логического И (конъюнкторов), программируемую или фиксируемую матрицу элементов логического ИЛИ (дизъюнк- торов) и так называемые макроячейки (macrocells). Макроячейки, как правило, включают в себя триггер, тристабильный буфер и вентиль исключающее ИЛИ, управляющий уровнем активности сигнала. Размерность матриц и конфигурация макроячеек опреде­ляют степень интеграции и логическую мощность ПЛИС.

Программируемые логические интегральные схемы родились в жесткой конкурентной борьбе, когда в микроэлектронике сущест­вовали две противоречивые тенденции. С одной стороны, необхо­димо сократить жизненный цикл изделия микроэлектроники, что­бы удовлетворить быстро меняющиеся требования заказчика. С другой стороны, необходимо постоянно повышать требования к сложности, быстродействию, потребляемой мощности, надежности и стоимости изделий микроэлектроники. Требуется сокращение цикла проектирования с тем, чтобы на рынке появились новые из- 222

Zif

лелия, соответствующие требованиям времени и прогресса. Эти фак­торы способствуют формированию завершенной автоматной структу­ры. ориентированной на реализацию как комбинационных (дешиф­раторов, мультиплексоров, сумматоров), так и последовательностных схем (управляющих автоматов, контроллеров, счетчиков).

Возможности, заложенные в ПЛИС, позволяют превратить ее в ИС с любой функцией цифровой логики. Проектирование сводит­ся к выявлению программируемых элементов (перемычек или за­поминающих ячеек), после удаления которых в структуре схемы остаются только те связи, которые необходимы для выполнения требуемых функций.

Наибольшее распространение получили МОП ПЛИС, имею­щие более 100 тысяч вентилей, а также встроенную память и ядро *системы-на-чипе»: процессор, контроллер, сигнальный процес­сор. Эти схемы можно быстро переконфигурировать. Логическая емкость определяется числом эквивалентных вентилей типа 2И - НЕ.

Функциональная схема вычислительных структур и систем тре­бует использования сложных СБИС, проектирование которых не всегда экономически оправдано. Зачастую «приспосабливают» го­товую схему в нужную СБИС. Это сопряжено с риском неточной адаптации схемы. Когда речь идет о цифровых схемах, то такая проблема может быть решена с помощью программируемых поль­зователем логических интегральных схем. Технология изготовления ПЛИС позволяет обеспечить высокую степень интеграции С10⁵... 10⁶ элементов/кристалл), высокое быстродействие (10⁸ оп./с) возможность реализации в одном корпусе комбинационных И/ИЛИ последовательных схем.

ПЛИС характеризуются высоким быстродействием (единицы наносекунд), многократностью перепрограммирования и низкой потребляемой мощностью.

Программируемость ПЛИС обеспечивают наличием в них мно­жества элементов программирования (ЭП), выполняющих функ­ции ключей. В состав ЭП входят управляемые двухполюсники, проводимость которых может быть задана пользователем либо очень малой (замкнуто), либо достаточно большой (разомкнуто). Состояния элементов программирования задают конфигурацию (схему) цифрового устройства, формируемого на кристалле.

В ПЛИС применяют следующие типы элементов программиро­вания PROM; EPROM; FLASH; SRAM. Быстрый процесс оператив­ного программирования можно производить неограниченное число раз.

Репрограммирование ПЛИС с памятью копфшурш/ии SRAM производится в рабочем режиме, путем записи кодовой последова­тельности в цепочку триггеров ОЗУ-конфшурапии. (лившие ин­формации как специфический процесс воздействия на «лноминаю- щие элементы требует относительно длительных операций и по­этому устранено. Несмотря на повышенную сложность упоминаю­щего элемента, ПЛИС с памятью конфигурации SRAM занимают важнейшее место в устройствах с высокой логической емкостью.

По способам коммутации элементов логических матриц разли­чают несколько классов ПЛИС.

Программируемые логические матрицы (FPLA. Field Programmable Array) состоят из базовых ячеек типа И и ИЛИ. Такая архитектура недостаточно полно использует программируемую матрицу ИЛИ.

Программируемая матричная логика (PAL, Programmable Array Logic) содержит программируемую матрицу И и фиксированную матрицу ИЛИ. К этому типу относится большинство ПЛИС не­большой степени интеграции.

Программируемые коммутируемые матрицы (CPLD, Complex Programmable Logic Divieces) содержат матричные логические блоки, объединенные коммутационной матрицей. Это ИС высокой степе­ни интеграции с программируемой матрицей И и фиксированной матрицей ИЛИ.

Программируемые матрицы логических элементов (FPGA, Field Programmable Gâte Array) состоят из логических блоков (Л Б) и ком­мутирующих соединений блока ввода/вывода информации.

Конфигурируемый логический блок КЛБ (CLB, Configured Logic Block) представляет собой комбинацию таких элементов, как ОЗУ, регистры, функциональные генераторы (рис. 8.26).

Для программирования логического устройства используют СОЗУ, ОЗУ базового блока, размещенные вблизи логических яче­ек, осуществляющие конфигурацию системы и функции управле­ния. ПЛИС имеют свою архитектуру, основными элементами ко­торой являются конфигурируемый логический блок, блоки ОЗУ, блоки ввода-вывода информации и т.д.

Стремительное развитие архитектурных решений ПЛИС вызва­ло к жизни новые их разновидности, связанные с расширением их функциональных возможностей. В ПЛИС встраивают специализи­рованные блоки программируемых логических ядер. Они представ­ляют собой программируемые устройства, содержащие ячейки спе­циализированных ИС и блоки программируемой логики. Такое ядро называют soft-ядром. Это виртуальный компонент, не имею­щий строгих геометрических границ. Для выполнения soft-ядром

224

^ооооопопоппоооааоаоааооо/

Система автоподстройки на задержание

Рис. 8.26. Вариант базового блока ПЛИС типа /УС4

логических функций не существует физических атрибутов. Встро­енное программируемое аппаратное ядро (кагё-ядро) позволяет реализовать различные функции по требованию заказчика. Нагё-ядро является виртуальным компонентом с заданными пара­метрами, которые описаны на физическом уровне. По уровню ха­рактеристик 5о/?-ядро уступает аппаратным Ад«/-ядрам.

Развитие ПЛИС позволяет сократить цикл проектирования со­временных цифровых систем, сохранить гибкость конструкции и использовать новейшие технологические решения. Эти вопросы решаются благодаря способности ПЛИС вносить изменения в кон­струкцию системы на любом этапе процесса проектирования. При этом ПЛИС отвечает сочетанию таких характеристик, как быстро­действие, минимальная потребляемая мощность, уровень интегра­ции и стоимость.

8.6. Интегральные схемы СВЧ-диапазона

Твердотельная СВЧ-электроника начала интенсивно развивать­ся с появлением кремниевых, а затем и арсенид-галлиевых СВЧ-транзисторов. Большая номенклатура, многофункциональ­ность, сложность реализации технических характеристик при не­большой потребности в основном для военной техники стимулиро­вали развитие твердотельной СВЧ-электроники по пути гибридной технологии интегральных схем (ГИС). В рамках этой технологии

15 ²²⁵

отдельные активные и пассивные компоненты — транзисторы конденсаторы, линии задержки, ключи и другие элементы и ком­поненты объединяют в ГИС. Гибридная технология на первых эта­пах развития твердотельной СВЧ-электроники за счет несложных технологических приемов — разварки, пайки, склеивания — при резком увеличении функциональных возможностей СВЧ-аппарату- ры обеспечила высокие технические характеристики, приемлемую надежность, резкое снижение массы и габаритных размеров и низ­кую цену аппаратуры за счет использования компонентов высокого качества.

Техника СВЧ широко используется в научных исследованиях, радиосвязи, системах обработки информации, особенно специаль­ного применения, а также в быту. Широкое использование СВЧ-устройств связано прежде всего с возможностью концентра­ции высокочастотного излучения в узкий луч. В перспективе это позволит создавать экономичные системы связи, радиолокацион­ные станции обнаружения и сопровождения цели. Большая инфор­мативная емкость СВЧ-диапазона позволяет уплотнить число кана­лов связи, организовать многоканальную передачу телевизионных каналов.

В последнее время существенно повысился интерес к твердо­тельной электронике СВЧ вообще и к монолитным ИМС СВЧ-диапазона в частности. Этот интерес вызван потребностью в развитии электронного оборудования спутникового вещания и свя­зи, бортовой электроники самолетов и ракет (как гражданского, так и специального применения), радиолинейных линий, оборудо­вания связи, подвижных объектов и т. д. Одним из серьезных сти­мулов для развития монолитной микроволновой микроэлектрони­ки является повышенный интерес к развитию техники фазирован­ных антенных решеток (ФАР), для создания которых необходимо большое количество (тысячи и десятки тысяч) однотипных деше­вых приемопередающих модулей.

Основным материалом монолитных микроволновых интеграль­ных микросхем (М ИС) в настоящее время является арсенид гал­лия. Поскольку технология арсенида галлия и транзисторов на его основе не была в достаточной степени отработана, первые разра­ботки в области твердотельной интегральной электроники СВЧ представляли собой ГИС, толстопленочные или тонкопленочные, с кремниевыми биполярными транзисторами, чаще всего в бескор- пусном исполнении.

Основной тип СВЧ-транзисторов — это полевые транзисторы с барьером Шоттки в качестве затвора, выполненные по арсе- 226

гП

нид-галлиевой технологии. Весьма перспективными являются при­боры, реализованные на нитриде галлия. Разнообразные типы по­левых транзисторов можно классифицировать по механизму пере­носа носителей. На рис. 8.27 даны применяемые транзисторные структуры различных ВЧ- и СВЧ-технологий: НРЕТ — полевой ге­теротранзистор; МЕЗРЕТ — полевые транзисторы с затвором Шоттки; НЕМТ, рНЕМТ — псевдоаморфные транзисторы с высо­кой подвижностью электронов; ЯРСМОБ — биполярно-компле­ментарные транзисторы; НВТ — биполярные гетеротранзисторы; 11РВ№ — биполярные транзисторы.

Для монолитных СВЧ ИС характерным является их малая сте­пень интеграции, функциональная законченность, при которой не требуется использование внешних задающих или подстроенных элементов. На основе монолитных интегральных схем созданы ма- лошумящие усилители, смесители, модуляторы, а также устройства более высокого уровня, такие как приемники, передатчики.

Успехи в области разработки конструкции и создания техноло­гии арсенид-галлиевых транзисторных структур позволяют наде­яться на расширение их потребности в ВЧ-схемах, малошумящих усилителях и усилителях мощности.

Если первые промышленные арсенид-галлиевые интегральные схемы предназначались только для военных систем связи, то в на­стоящее время ожидается их широкое применение в системах гра­жданской коммуникации следующего поколения.

СВЧ-техника, безусловно, относится к наиболее приоритетным направлениям научно-технического и технологического развития отечественной элементной базы. Среди достоинств радиосистем СВЧ-диапазона следует отметить большой объем передаваемой ин­формации, небольшие размеры приемопередающих антенн, мини­мальные вносимые временные задержки и переходные помехи ме­жду каналами, снижение затрат на обслуживание и повышение на­дежности системы связи.

Технология монолитных СВЧ-микросхем в радиолокации пока не исключает широкого применения электровакуумных приборов.

Из рис. 8.28 следует, что в направлении мощных вакуумных усилителей на медленных волнах уже в начале 1970-х гг. достигну­ты предельные потенциальные характеристики соответственно 70 МВт • ГГц² для клистронов и 20 МВт • ГГц² для ЛБВ. Эти пре­дельные характеристики отражены в диаграмме в виде штрихпунк- тирной линии 1 — вакуумные усилители на медленных волнах. Очерченная этой линией область останется неизменной в ближай­шее десятилетие.

Штриховая линия 2 — вакуумные усилители на быстрых вол­нах — ограничивает область потенциальных характеристик вакуум­ных усилителей на быстрых волнах, основными представителями которых являются гироприборы и лазеры на свободных электро­нах. В 2000 г. Pf² достигли значений 20 ООО для гироприборов и 10⁷ для лазеров. Они далеки от перехода в насыщение, что объясняет­ся, в первую очередь, ростом рабочих частот и переходом их в све­товой диапазон за частотные пределы нашего анализа.

Наконец, пунктирная линия 3 в нижней половине диаграммы ограничивает область потенциальных характеристик мощных тран­зисторов и СВЧ ИС с малой степенью интеграции на основе крем­ния и арсенида галлия.

Реально существующие типы разработанных и выпускаемых отечественной промышленностью приборов имеют потенциальные характеристики, как правило, заметно уступающие предельным. Это открывает определенные перспективы в ближайшие годы.

8.7. Микропроцессоры и микроконтроллеры

Микропроцессоры, или центральные процессоры, — Central Processing Unit (CPU) — функционально законченные программ­но-управляемые устройства обработки информации, выполненные в виде одной или нескольких больших или сверхбольших интеграль­ных схем. Микропроцессор является самостоятельной или состав­ной частью вычислительного устройства, осуществляющего процесс обработки информации и управление этим процессом. Первый мик­ропроцессор МП 4004 был разработан в 1971 г. сотрудниками ком­пании «Intel» как реализация идеи объединения функций несколь­ких специализированных интегральных схем в одну универсальную микросхему. Управление такой микросхемой осуществлялось набо­ром команд, а сама микросхема имела широкое применение. С пер­вого выпуска и до сегодняшнего дня компания «Intel» является ли­дером разработки и производства микропроцессоров. В настоящее время выпускают несколько сотен различных микропроцессоров, но наиболее популярными и распространенными являются микропро­цессоры фирмы «Intel» и им подобные.

Микропроцессор характеризуется производительностью, раз­рядностью массива обрабатываемых данных и выполняемых ко­манд, числом команд и внутренних регистров, возможностью обес­печения режима прерывания и числом уровней прерывания, объе­мом адресной памяти, наличием канала прямого доступа к памяти, способом управления и видом программного обеспечения.

Универсальными называют микропроцессоры, которые могут ис­пользоваться в системах обработки разнотипных информационных массивов.

Специальные микропроцессоры используют для построения оп­ределенного типа вычислительного устройства, предназначенного для обработки специализированного информационного массива.

Микропроцессоры со схемным управлением работают в режиме по­стоянного набора команд и соответствующей электрической схе­мой. Они отличаются высоким быстродействием.

Микропроцессоры с микропрограммами управления работают под управлением определенной последовательности микрокоманд. Это уникальный тип микропроцессоров, позволяющих легко пере­страиваться с одной программы на другую.

Различают две архитектуры построения функциональной схемы микропроцессоров, два метода работы с памятью. Еще в 1945 г. Джон фон Нейман предложил архитектуру процессора с объединен­ной памятью программ и данных и последовательным циклом обра­щения к памяти. Такая вычислительная машина была создана в Принстонском институте новейших исследований в 1951 г.

Неймановская архитектура содержит три функциональных блока: память, арифметико-логическое устройство (АЛУ) и блок ввода-вы­вода информации и предполагает использование только одной шины памяти. Это просто в использовании, однако каждое обращение к па­мяти проходит через интерфейс, постоянно нагружая его. Это приво­дит к повышенной нагрузке на шины адреса и данных, что является причиной снижения производительности микропроцессора.

Гарвардская архитектура предусматривает разделение областей памяти программ и данных. Команды поступают на дешифратор независимо от данных, которыми обменивается процессор и ОЗУ. Это позволяет распараллелить процесс обработки информации и повысить быстродействие микропроцессора, что одновременно ус­ложняет адресацию. Поэтому необходимо формировать два адрес­ных пространства: память программ и память данных. Собствен­ные их линии связи позволяют одновременно пересылать команды и данные, что резко повышает производительность процессора.

Иногда требуется произвести выборку не двух, а трех компо­нентов. В этом классическая гарвардская архитектура дополняется кэш-памятью, предназначенной для хранения многократно ис­пользуемых инструкций, что позволяет освободить от загрузкй шины адреса и данных. Такая архитектура получила название рас­ширенная гарвардская архитектура (Super Harvard ARCitecture— SHARC).

Классическая CISC-архитектура (Complex Instruction Set Computer) была разработана первой и долгое время была единствен­ной общепринятой. Эта архитектура с полным набором команд не способствовала повышению тактовой частоты, а следовательно, и производительности.

Была предложена RISC (Reduced Instruction Set Computer)-a.pxn- тектура, сущность которой заключается в сохранении в CISC-архи­тектуре системы команд наиболее употребляемых и универсальных конструкций. Сложные и редко используемые инструкции при этом исключают.

В основе RIS С- архите кту ры лежат четыре основополагающих принципа: любая операция выполняется за один такт; система ко­манд содержит минимальное число инструкций одинаковой дли­ны; операцию обработки данных реализуют в формате «регистр — регистр»; результаты формируются со скоростью одно слово за такт.

Такой микропроцессор с сокращенным набором команд позво­лил высвободить часть поверхности кристалла процессора для раз­мещения более мощных средств обработки данных.

Микропроцессоры типа MISC (Minimum Instruction Set Computing) с минимальным набором команд и весьма высоким быстродейст­вием в настоящее время находятся в стадии разработки.

Микропроцессоры могут выполняться в виде одной БИС и но­сят название однокристальные микропроцессоры. Если микропроцес­соры выполнены по принципу секционирования, позволяющего расширение разрядности и увеличение ЗУ, то говорят о секциони­ровании микропроцессора. Микропроцессор прежде всего нужда­ется в расширении оперативной и постоянной памяти. Оператив­ное ЗУ и запоминающее устройство с произвольной выборкой (ЗУПВ) используют с микропроцессорами для хранения системных переменных и в качестве рабочей области поля оперативной памя­ти. В операционной системе используют ОЗУ для размещения управляющей программы в целях организации стека для временно­го хранения данных. Часть ОЗУ предназначена для оперативного хранения небольших программ и данных. При применении растро­вого дисплея часть ОЗУ используют для экранной памяти.

Постоянное запоминающие устройство (ПЗУ) в микропроцес­сорных системах используют для хранения управляющих про­грамм, операционных систем и интерпретаторов языков програм­мирования высокого уровня. Поэтому применяют различные типы ПЗУ: программируемые с плавкими перемычками и масочные, стираемые, репрограммируемые. Так формируется микропроцессор-

ный комплект интегральных схем, который представляет собой кон­структивно и электрически совместимые ИС. Он позволяет сфор­мировать как отдельные микропроцессоры, так и служит основой создания микроЭВМ и других вычислительных устройств с задан­ными техническими характеристиками. Микропроцессорный ком­плект может быть функционально расширен за счет других совмес­тимых типов ИС ЗУ, интерфейсными ИС, контроллерами и т.д.

На кристалле микропроцессора располагаются 4 • 10⁷ транзисто­ров (микроархитектура). Первоначально использовалась КМОП-тех- нология с топологическими нормами 0,18 мкм. Максимальная так­товая частота составляла 1,5 ГГц. Переход на топологическую нор­му 0,13 мкм с использованием 6-слойной системы медных межсо­единений позволил перейти на тактовую частоту до 2 ГГц. Кри­сталл размещается в 423 выводном корпусе типа PPGA (Plastic Pin Grid Array) (рис. 8.29). Вокруг кристалла находятся столбиковые выводы (Solder Bumps), их общее число составляет около 5 тысяч. Чип соединяется с корпусом с помощью недоливка (Underfill) для компенсации разницы температур и паразитных тепловых полей. Конструирование микропроцессоров очень емкий процесс. Поэто­му создают специальные мощные подразделения, способные ре­шить проблемы создания многоядерных чипов с миллиардом тран­зисторов и частотой 10 ГГц.

Тенденция в развитии микропроцессоров такова, что интенсив­но развивается высокая степень параллелизма процессов обработки информации. Этому способствует прежде всего гарвардская струк­тура с разделением потока данных и команд. Одновременно разра­батывается двух- и многоядерная архитектура микропроцессоров.

Цифровые сигнальные процессоры (ЦСП) (Digital Signal Processor — DSP) — разновидность микропроцессоров, предназначены для об­работки в реальном масштабе времени потоков данных, образован­ных в результате оцифровывания ана­логовых сигналов. ЦСП отличаются высокой производительностью и воз­можностью интенсивного обмена дан­ными с внешними устройствами, что позволяет с их помощью решать зада­чи цифровой обработки информации. Современные ЦСП производят вычисления с несколькими потоками данных. Это становится возможным Рис. 8.29. Общий вид кристалла благодаря реализации нескольких Pentium-4 в корпусе процессорных ядер на одном кристаЛ-

232

ле. Производительность такого процессора резко повышается за счет распараллеливания процесса обработки сигналов.

Цифровые сигнальные процессоры имеют два вида архитекту­ры: неймановскую и гарвардскую. Классифицируют ЦСП по про­изводителю и семейству. Основными производителями таких про­цессоров являются фирмы «Texsas Instrument», «Analog Devises», «Freescale Semiconductor».

Микропроцессорные системы. Микропроцессоры и устройства на их основе в современной микроэлектронике являются наиболее значимыми и распространенными изделиями.

Микроконтроллер представляет собой микросхему, предназна­ченную для управления электронными устройствами. Эта инте­гральная схема может быть выполнена на основе одной или не­скольких микропроцессорных БИС и способна к программирова­нию. В последнее время наиболее популярны однокристальные микроконтроллеры, которые воплощают идеи системы на одном кристалле, т.е. если к микропроцессору добавить ОЗУ, резидент­ную память данных (переменных), ПЗУ команд или резидентную память программ, внутренний генератор тактовых сигналов, а так­же программу интерфейса, то создадим микроконтроллер.

Для микроконтроллеров характерны малая потребляемая мощ­ность, расширенные возможности работы с памятью, низкая стои­мость. Именно поэтому спектр применения микроконтроллеров очень широк: микроАТС, мобильные телефоны, факсы, модемы, пейджеры, таймеры, измерительные приборы, приборы сигнализа­ции, системы синтеза речи, видеоигры и многое другое.

Большинство современных микроконтроллеров имеют RISC-ядро (Reduced Instruction Set Code) или ядро с сокращенным набором команд и соответствуют промышленному стандарту про­изводительности 5 • 10⁶ оп./с. Существуют более 200 модификаций микроконтроллеров, среди которых весьма популярны семейства: Intel (MCS-51, MGS'-151/251, MCS-96/196/296); Motorola (HC05/HCL05, HCL05,HC\ I,НС 12); Microchip (PIC\0,PIC\2, HIC\4, PIC\6).

МикроЭВМ — это конструктивно завершенное вычислительное устройство, реализованное на базе микропроцессорного комплекта СБИС и оформленное в виде автономного устройства с источни­ком питания, интерфейсом, устройством отображения информа­ции и комплектом программного обеспечения.

МикроЭВМ получили название персональные компьютеры (ПК). Они широко применяются во всех сферах человеческой деятельно­сти. Персональные компьютеры ориентированы как на широкое

233

применение, так и на решение специальных задач, например в бортовых системах.

Суперкомпьютер — вычислительное устройство общего назначе­ния, выполняющее большие вычислительные задачи с числом опе­раций порядка триллиона. Производительность или вычислитель­ная мощность суперкомпьютеров измеряется в следующих едини­цах: мегафлоп (М Flops) — миллион операций в секунду; гигафлоп (GFlops) — миллиард операций в секунду; терафлоп (TFlops) — триллион операций в секунду.

Суперкомпьютеры являются стратегическим товаром и редко пересекают границы государств-производителей.

Принято считать, что эру суперкомпьютеров открыла матричная система ILLIAC IV, созданная NASA в Иллинойском университете (США). Производительность этой машины составила 20 мегафлоп. Последовавшие затем многочисленные попытки совершенствовать матричную структуру показали ограниченность области примене­ния таких матричных суперЭВМ.

В 1972 г. после раскола компании «Control Dale» ее ведущий со­трудник Саймур Край организовал собственную фирму, которая захватила две трети рынка средств вычислительной техники сверх­высокой производительности. В 1974 г. увидел свет первый супер­компьютер CRAY-1. В его основе лежало: векторно-конвейерная архитектура, блестящая инженерная разработка архитектуры и оп­тимизированные программные средства. Затем появились CRAY-2, CRAY-3, CRAY-4 и CRAY-Y-MPC90. Позднее появились суперЭВМ японского производства, которые уступали по производительно­сти, но были дешевле.

Произошла «микропроцессорная революция», сущность кото­рой заключалась в объединении сотен и более стандартных микро­процессоров в вычислительную систему сверхвысокой производи­тельности. В 2010 г. опубликована 34 редакция списка 500 ведущих суперкомпьютерных держав {ТОР500). Лидируют две американские петафлопсные системы Roadrunner производства «IBM» и «Jaguar», созданная «Cray». Число процессорных ядер в них соответственно составляет 224 162 и 122 400. Установленный в России сервис-про­вайдер «Ломоносов» содержит 35 360 процессорных ядер и имеет производительность 350 100 гигафлоп. В списке этот компьютер за­нимает 12 место, а 54 место занимает Межведомственный супер- компьютеный центр РАН и 103 место SKIF/T-Platforms при Мос­ковском государственном университете. Суперкомпьютер МГУ со­держит 5000 процессорных ядер и имеет максимальную производи­тельность 47 170 гигафлоп. В МГУ имеется также компьютер Btke

234

Qene с максимальной производительностью 23 415 гигафлоп, зани­мающий 378 строку в списке. Практически вся элементная база отечественных суперкомпьютеров, включая микропроцессоры, им­портная и все же это определенный успех хтя России.

Создание и использование суперкомпьютеров — одна из страте­гических задач государства, позволяющая ему обеспечить незави­симость как при проведении фундаментальных исследований, так и при создании высокотехнологической продукции.

Система на кристалле. В своем непрерывном развитии рынок микроэлектроники постоянно выдвигает все новые и более жест­кие требования к изделиям. Потребитель хочет получать быстро­действующую, надежную и в то же время малогабаритную и энер­гоэкономичную продукцию. Два этих противоречивых требования усугубляются тем, что микроэлектронные поколения очень быстро стареют, время морального износа исчисляется иногда месяцами. Одним из способов разрешения данного противоречия стало созда­ние заказных ИС с большим числом элементов и со сложной внут­ренней структурой, от которых требовались возможность гибкой специализации «под задачу» и кратчайшее время выхода на рынок. Такая ситуация стимулировала появление нового класса интеграль­ных микросхем — система на кристалле.

Система на кристалле (System-on-a-Chip, SoC) представляет со­бой микроэлектронную схему, выполняющую функции определен­ного электронного устройства и размещенную на одной подложке.

В зависимости от назначения она может оперировать как цифро­выми сигналами, так и аналоговыми, аналого-цифровыми, а также частотами радиодиапазона. Как правило, применяют в портатив­ных и встраиваемых системах. Если разместить все необходимые Цепи на одном полупроводниковом кристалле не удается, применя­ется схема из нескольких кристаллов, помещенных в единый кор­пус (System in a package, SiP). Система на кристалле считается эко­номически более выгодной конструкцией, так как позволяет увели- ^чить процент выхода годных устройств при изготовлении и упро­сить конструкцию корпуса.

В основе методологии проектирования SoC лежит принцип по­зорного использования блоков (reuse), т.е. сложные функциональ­ные блоки, разрабатываемые в рамках одного проекта или специ­ально, затем используют в других проектах. По аналогии с систе- ^Мой на плате, где в качестве компонент выступают готовые микро­схемы, система на кристалле конструируется из повторно исполь­зуемых блоков. В настоящее время для обозначения т«е-блока

235

наиболее часто используется термин «/Р-блок» (Intellectual Property) или блок, представляющий собой объект интеллектуальной собст­венности. /P-блоки могут быть двух типов: мягкие (soft), описан­ные на RTL-уровне, и жесткие (hard) — на топологическом уровне. Фактически весь процесс разработки So С делится на четыре этапа: разработка архитектуры SoC на системном уровне; выбор имеющихся /Р-блоков из базы данных (внутри фирмы, других фирм или поставщиков /Р-блоков); проектирование оставшихся блоков; интеграция всех блоков на кристалле.

На рис. 8.30 представлен пример структуры системы на кристал­ле в общей форме. В состав SoC входят следующие компоненты: микропроцессор (или микропроцессоры) и подсистема памяти (статической и/или динамической). Тип процессора может варьиро­ваться от простейшего 8-разрядного до высокоскоростного 64-раз- рядного RISC-процессора;

шины центральная (высокоскоростная) и периферийная, чтобы обеспечивать обмен данными между блоками;

контроллер внешней памяти для расширения памяти, например DRAM, SRAM или Flash;

контроллер ввода-вывода информации: PCI, Ethernet, USB и т.п. видеодекодер, например MPEG2, AVI, ASF; таймер и контроллер прерываний;

общий интерфейс ввода-вывода, например, чтобы вывести на светодиодный индикатор информацию о наличии питания; интерфейс UART (universal asynchronous receiver/transmitter).

&

Можно выделить две характерные для систем на кристалле осо­бенности: использование 1Р-блоков в качестве основных структур­ных элементов и наличие встраиваемых программируемых процес­сорных ядер. Системы на кристалле потребляют меньше энергии, стоят дешевле и работают надежнее, чем наборы микросхем с той же функциональностью. Меньшее число корпусов упрощает мон­таж. Тем не менее создание одной слишком большой и сложной системы на кристалле может оказаться более дорогим процессом, чем серии из маленьких из-за сложности разработки и отладки и снижения процента годных изделий.

Контрольные вопросы

1. Что такое интегральная схема?

2. По каким признакам можно классифицировать ИС?

3. Что такое степень интеграции?

4. Что такое логический элемент ИС?

5. Что такое логическая ИС комбинационного типа?

6. Что такое логическая ИС последовательностного типа?

7. Что такое передаточная характеристика логической схемы?

8. Как работает логическая ячейка типа И²Л? Какую логическую функцию она выполняет?

9. Как работает логическая ячейка типа ТТЛ? Какую логическую функцию она выполняет? Расскажите о ячейке ТТЛШ.

10. Как работает логическая ячейка типа ЭСЛ? Какую логическую функцию она выполняет?

11. Расскажите о работе КМОП-инвертора.

12. Как формируется логическая ячейка типа И — НЕ на МОП-тран- зисторах?

13. Как формируется логическая ячейка типа ИЛИ — НЕ на МОП-тран- зисторах?

14. Как формируется логическая ячейка на КМОП-транзисторах?

15. Расскажите о логических элементах на основе ваАя структур.

16. Логические элементы на БиКМОП-структурах.

17. Что такое ЗУ и какие функции оно выполняет?

18. Дайте определение ОЗУ. Какие функции оно выполняет?

19. Дайте определение ПЗУ. Какие функции оно выполняет?

20. Дайте определение РПЗУ. Какие функции оно выполняет?

21. Как вы понимаете матричную организацию ЗУ?

22. Как формируются ячейки памяти на МОП-транзисторах?

23. Как формируются ячейки памяти на биполярных транзисторах?

24. Что такое ЗУ динамического типа?

25. Что такое ЗУ статического типа?

26. Как организовано энергонезависимое ЗУ? ,

27. Расскажите о флеш-памяти.

28. Что такое аналоговые ИС?

29. Что такое Дифференциальный усилитель?

30. Что такое операционный усилитель?