Минобрнауки России

Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский университет «Московский институт электронной техники»

Факультет электроники и компьютерных технологий (экт) Кафедра интегральной электроники и микросистем

Ефимов Николай Игоревич

Бакалаврская работа по направлению 11.03.04 «Электроника и наноэлектроника»

Разработка делителя частоты с переменным коэффициентом деления 7, 14, 16, 23 на основе JK-триггера.

Студент Ефимов Н.И.

Научный руководитель, к.т.н Ермаков И.В.

Москва 2016

СОДЕРЖАНИЕ

Введение……………………………………………………………………..........................3

Техническое задание………………………………………………………………………..4

Глава 1. Проектирование делителя частоты.......................................….….…………..….5

1. Логическое проектирование……………………………………………...…5

2. Схемотехническое проектирование……………………….….…................8

3. Топологическое проектирование………………………………….............18

4. Выводы………………………………………………………………….…..22

Глава 2. Разработка и исследование технологического маршрута..……...…………....23

1. Эскиз и маршрут создания транзисторов ………………..……...............23

2. Одномерное моделирование …………………………………..…..............32

3. Двухмерное моделирование ……………..……………………..................34

4. Выводы……………………………………………………………………...38

Глава 3. Методы защиты от тиристорного эффекта в устройстве синхронизации и коммутации .............................................................….………………….......…..…...……39

1. Проблема и способы защиты от тиристорного эффекта............................39

2. Влияние тиристорного эффекта на радиоэлектронную аппаратуру специального и космического назначения …………….…...........................…...............43

3. Реализация защиты от тиристорного эффекта в устройстве синхронизации и коммутации ………………...….............…………..…..........................44

4. Выводы……………………………………………………………................48

Заключение …………………………………………………………………………..........50

Список использованных источников……………………………………….....................51

ВВЕДЕНИЕ

Создание технологических систем промышленности в настоящее время невозможно без доминирующей части микроэлектроники, роль которой неуклонно повышается не только на стадии производства изделий в их конструкции, но и в технологических системах проектирования.

В данной работе представлена разработка и исследование технологического маршрута создания n- и p-канальных МОП-транзисторов в составе КМОП-структуры.

Составлен эскиз конструкции КМОП-структуры и разработан технологический маршрут ее изготовления. Кроме того, приложены поясняющие иллюстрации с приведенными поперечными сечениями структур базовых элементов на ключевых этапах изготовления.

Для разработки интегрального прибора требуется выполнить логическое, схемотехническое и топологическое проектирование [1].

В данной работе рассмотрен делитель частоты с переменным коэффициентом деления {7, 14, 16, 23} на основе JK-триггера.

Также в работе рассмотрен вопрос поиска эффективных решений и методов защиты от тиристорного эффекта (ТЭ) в современных микроэлектронных устройствах, радиоэлектронной аппаратуре (РЭА) двойного и специального назначения, а в частности в устройстве синхронизации и коммутации.

Обеспечение стабильной и надежной работы частей аппаратуры, входящей в радиолокационный комплекс имеет высокий приоритет, так как к ней предъявляются повышенные требования к безопасному и стабильному функционированию. При постановке и решении задач необходимо обеспечить полную защиту аппаратуры от отказов, которые вызваны ТЭ, учитывать потребность реализации устройства защиты от ТЭ с высоким быстродействием и малыми массогабаритными характеристиками, а также исключение несанкционированных отключений электропитания при отсутствии воздействующих факторов.

ТЕХНИЧЕСКОЕ ЗАДАНИЕ

По техническому заданию необходимо разработать: делитель частоты с переменным коэффициентом деления {7, 14, 16, 23} на основе JK-триггера; технологический маршрут создания n- и p-канальных МОП-транзисторов в составе КМОП-структуры. Необходимые параметры представлены в таблице 1.

Таблица 1 – Параметры технического задания

№	Параметр ТЗ	Значение
1	Логический базис	И-НЕ
2	Технологический базис	CMOS-035um
3	Время фронта и среза, tфр.ср, нс	1
4	Рабочая частота по входному сигналу, fраб, МГц	80
5	Нагрузочная емкость, Сн, пФ	1,5
6	Напряжение питания, Vdd, В	3,5
Технологические параметры для расчетов
1	Пороговое напряжение n-МДПТ, Vtn, В	0,6
2	Пороговое напряжение p-МДПТ, Vtp, В	-0,6
3	Удельная крутизна n-МДПТ, K0n, мкА/В2	200
4	Удельная крутизна p-МДПТ, K0p, мкА/В2	52
5	Толщина подзатворного окисла, tox, нм	7
6	Толщина межслойного окисла, hox, мкм	1
7	Концентрация примеси в подложке	Nп = 1015 см−3
8	Концентрация примеси в n+- и p+-Si* затворе	Nз = 1020 см−3
9	Плотность поверхностных состояний границы Si/SiO2	Nss=3·1010 см−2
10	Относительная проницаемость Si	ε = 11,9
11	Относительная проницаемость SiO2	εd = 3,4
12	Мин. размер λ, мкм	0,2
13	Tpoly, мкм	0,3
14	Xjnwell, мкм	1,5
15	Тип затвора и кармана	n+, p+; Nкарм = 9·1016
16	Тип изоляции	LOCOS