Оформлення звіту:
Лабораторна робота № __.
Тема та мета лабораторної роботи.
Технічне забезпечення.
Основні моменти з теоретичної частини.
Опис послідовності виконання лабораторної роботи.
Навести схеми, які збиралися на лабораторній роботі та часові діаграми
роботи цих схем.
Відповіді на контрольні запитання.
Висновки.
Контрольні питання.
У чому полягає загальне призначення шифраторів?
Для чого призначені виходи А0-А2 мікросхеми 74148N?
Для чого шифратори з’єднуються каскадно?
Що означають поняття «повний» та «неповний» шифратор?
Виходи та входи якого типу використовуються у мікросхемах шифраторів?
ЛАБОРАТОРНА РОБОТА № 5
Тема: |
Дослідження роботи мікросхем тригерів. |
Мета роботи:
Зміст роботи:
Організаційні та методичні вказівки: |
Вивчити принципи роботи різних типів тригерів. Навчитися будувати таблиці істинності та часові діаграми роботи тригерів.
Вивчення роботи логічних елементів за допомогою САПР Multisim. Лабораторну роботу проводять після вивчення теми “Тригери” з підгрупою студентів у два етапи: 1. Підготовчий етап: Вивчення теоретичної частини з теми «Тригери». 2. Виконавчий етап: Знаходження у базі даних та встановлення уробочій області мікросхем тригерів. Підключення мікросхем тригерів до генератора логічних послідовностей та аналізатора логічних функцій і отримання часових діаграм роботи. |
Технічне забезпечення: |
ПК. |
Програмне забезпечення: |
ОС Windows, САПР Multisim. |
Час: |
80 хвилин |
Теоретична частина
Призначення тригерів.
Тригери і регістри є простими представниками цифрових мікросхем, що мають внутрішню пам'ять. Якщо вихідні сигнали логічних елементів і комбінаційних мікросхем однозначно визначаються їх поточними вхідними сигналами, то вихідні сигнали мікросхем з внутрішньою пам'яттю залежать також ще і від того, які вхідні сигнали і в якій послідовності поступали на них у минулому. Тобто вони пам'ятають передісторію поведінки схеми. Саме тому їх застосування дозволяє будувати набагато складніші й інтелектуальні цифрові пристрої, чим у разі простих мікросхем без пам'яті. Мікросхеми із внутрішньою пам'яттю називаються ще послідовними або послідовнісними на відміну від комбінаційних мікросхем.
Тригери і регістри зберігають свою пам'ять тільки до тих пір, поки на них подається напруга живлення. Тобто їх пам'ять відноситься до типу оперативної пам'яті (на відміну від постійної пам'яті і перепрограмованої постійної пам'яті, яким відключення живлення не заважає зберігати інформацію). Після виключення живлення і його подальшого включення тригери і регістри переходять у випадковий стан, тобто їх вихідні сигнали можуть встановлюватися як до рівня логічної одиниці, так і до рівня логічного нуля. Це необхідно враховувати при проектуванні схем.
Великою перевагою тригерів і регістрів перед іншими типами мікросхем з пам'яттю є їх максимально висока швидкодія (тобто мінімальні часи затримок спрацьовування і максимально висока допустима робоча частота). Саме тому тригери іноді називають також надоперативною пам'яттю. Проте недоліком тригерів і регістрів є те, що об'єм їх внутрішньої пам'яті дуже малий, вони можуть зберігати тільки окремі сигнали, біти.
Принцип роботи і різновиди тригерів
В основі будь-якого тригера лежить схема з двох логічних елементів, які охоплені позитивними зворотними зв'язками (тобто сигнали з виходів подаються на входи). У результаті подібного включення схема може знаходитися в одному з двох стійких станів, причому знаходитися скільки завгодно довго, поки на неї подано напругу живлення.
Для правильної роботи схеми негативні імпульси повинні поступати на її входи не одночасно. Прихід імпульсу на вхід -R переводить вихід -Q в стан одиниці, а оскільки сигнал -S при цьому одиничний, вихід Q стає нульовим. Цей же сигнал Q поступає по ланцюгу зворотного зв'язку на вхід нижнього елементу. Тому навіть після закінчення імпульсу на вході -R стан схеми не змінюється (на Q залишається нуль, на -Q залишається одиниця). Так само при приході їм пульсу на вхід -S вихід переходить Q в одиницю, а вихід -Q — в нуль. Обидва цих стійких стану тригерного осередку можуть зберігатися настільки довго, поки не прийде черговий вхідний імпульс, тобто схема володіє пам'яттю.
Якщо обидва вхідні імпульси прийдуть строго одночасно, то у момент дії цих імпульсів на обох виходах будуть одиничні сигнали, а після закінчення вхідних імпульсів виходи випадковим чином потраплять в один із двох стійких станів. Так само випадковим чином буде вибрано один із двох стійких станів тригерного осередку при включенні живлення.
У стандартні серії цифрових мікросхем входить декілька типів мікросхем тригерів, що розрізняються методами управління, а також вхідними і вихідними сигналами. На схемах тригери позначаються буквою Т. У вітчизняних серіях мікросхем тригери мають найменування ТБ, ТМ і ТР залежно від типу тригера. Найбільш поширені три типу тригерів:
RS-тригер (позначається ТР) — найпростіший, але рідко використовуваний тригер;
JK-тригер (позначається ТБ) має найскладніше управління, також використовується досить рідко;
D-тригер (позначається ТМ) — найбільш поширений тип тригера.
JK-тригер значно складніший за своєю структурі, ніж RS-тригер. Він відноситься до так званих тактованих тригерів, тобто він спрацьовує по фронту тактового сигналу. Прикладом може служити показана на мал. 4.2 мікросхема ТВ9, що має в одному корпусі два JK-тригери з входами скидання і установки -R і -S. Входи -R і -S працюють точно так, як і в RS-тригері, тобто негативний імпульс на вході -R встановлює прямий вихід в нуль, а інверсний — в одиницю, а негативний імпульс на вході -S встановлює прямий вихід в одиницю, а інверсний — в нуль.
Проте стан тригера може бути змінений не тільки цими сигналами, але і сигналами на двох інформаційних входах J і К і синхросигналом С. Переключення тригера в цьому випадку відбувається по негативному фронту сигналу С (по переходу з одиниці в нуль) залежно від станів сигналів J і К. При одиниці на вході J і нулі на вході К по фронту сигналу С прямий вихід встановлюється в одиницю (зворотний — в нуль). При нулі на вході J і одиниці на вході К по фронту сигналу С прямий вихід встановлюється в нуль (зворотний — в одиницю). При одиничних рівнях на обох входах J і К по фронту сигналу С тригер міняє стан своїх виходів на протилежні (це називається лічильним режимом).
Нарешті, найпоширеніший D-тригер займає, можна сказати, проміжне положення між RS-тригером і JK-тригером. Крім загальних для всіх тригерів входів установки і скидання -S і -R він має один інформаційний вхід D (вхід даних) і один тактовий вхід С.
Тактується тригер (тобто змінює свій стан) по позитивному фронту сигналу С (по його переходу з нуля в одиницю) залежно від стану входу даних D. Якщо на вході D одиничний сигнал, то по фронту сигналу С прямий вихід тригера встановлюється в одиницю (інверсний — в нуль). Якщо ж на вході D нульовий сигнал, то по фронту сигналу С прямий вихід тригера встановлюється в нуль (інверсний — в одиницю).
Послідовність виконання роботи:
Створити новий проект в САПР Multisim.
Для дослідження встановити в робочій області програми мікросхеми
4043BD, 4042BP та 7476N.
Мікросхеми 4043BD та 4042BP являють собою з’єднані між собою 4 R-S та D - тригери, які включені в один корпус, відповідно.
Ввести в генератор кодових комбінацій такі послідовності двійкових чисел:
для мікросхеми 4043BD:
000 |
100 |
001 |
101 |
010 |
110 |
011 |
111 |
Рисунок 1 Приклад підключення елемента 4042 ВР.
Рисунок 2 Приклад підключення елемента 7476 N.
При введенні кодової комбінації необхідно звертати увагу, що молодший (нульовий) розряд знаходиться справа, а старший - зліва.
Старший розряд (перший зліва) необхідно подати на вхід Е0, а молодший - на вхід R0.
для мікросхеми 4042BP:
000 |
100 |
001 |
101 |
010 |
110 |
011 |
111 |
Старші розряди необхідно подати на входи Е0 та Е1, а молодший - на вхід D0.
- для мікросхеми 7476N:
00000 |
01000 |
10000 |
11000 |
00001 |
01001 |
10001 |
11001 |
00010 |
01010 |
10010 |
11010 |
00011 |
01011 |
10011 |
11011 |
00100 |
01100 |
10100 |
11100 |
00101 |
01101 |
10101 |
11101 |
00110 |
01110 |
10110 |
111101 |
00111 |
01111 |
10111 |
111111 |
Примітка: для кожної мікросхеми використовується свій генератор кодових послідовностей.
Під'єднати до входів та виходів всіх мікросхем окремі аналізатори
логічних функцій.
Побудувати таблиці істинності та часові діаграми роботи цих мікросхем при подачі відповідних послідовностей кодових комбінацій.
Зробити висновки щодо виконаної лабораторної роботи.