Классификация[править | править вики-текст]
Счётчики классифицируют:
по числу устойчивых состояний триггеров
на двоичных триггерах
на троичных триггерах[1]
на n-ичных триггерах
по модулю счёта:
двоично-десятичные (декада);
двоичные;
с произвольным постоянным модулем счёта;
с переменным модулем счёта;
по направлению счёта:
суммирующие;
вычитающие;
реверсивные;
по способу формирования внутренних связей:
с последовательным переносом;
с ускоренным переносом;
с параллельным ускоренным переносом;
со сквозным ускоренным переносом;
с комбинированным переносом;
кольцевые;
по способу переключения триггера:
синхронные;
асинхронные;
Счётчик Джонсона[2]
Счетчики используются для построения таймеров или выборке инструкций из пзу в микропроцессорах. Они могут использоваться как делители частоты в управляемых генераторах частоты. коэф.деления: показывает соотношение между частотой импульсов на входе счетчика и частотой на выходе последнего триггера.
Счетчик представляет собой несколько последовательно включенных триггеров. Билет 52 Двоичные и двоично десятичные счетчики. Риверсивные и нереверсивные двоичные счетчики Модуль двоичного счетчика – целая степень числа 2 (М=2n), а его выходное состояние выражается двоичным кодом Qn-1…..Q0, считываемым по выходам триггеров разрядов.
Временная диаграмма
1 – Вход , 2- Q0, 3 – Q1, 4 – Q2 . 5 – Q3.
Десятичный счетчик.. Десятичный счетчик состоит из декадных счетчиков, причем число декадных счетчиков равно максимальному разряду десятичных чисел, которые счетчик может считать. Каждый декадный счетчик является двоично-десятичным. Он считает в двоично-десятичном коде от 0 до 10. При поступлении на вход декадного счетчика десятого импульса все его выходы устанавливаются в нулевое состояние.
Временная диаграмма
Реверсивный счетчик служит ля сложения или вычитания поступающих импульсов. Как правило, реверсивные счетчики выполняются синхронными. В рассматриваемой схеме сигналы синхронизации со входа С поступают на все триггеры, но разрешение счета каждого из триггеров формируется в зависимости от направления счета и состояния предыдущих счетчиков. В суммирующем режиме (Режим = 0) переход каждого триггера разрешается, если во всех младших до него разрядах установлены лог.1. В вычитающем режиме триггер переключается, если во всех младших разрядах лог.0.
двоично десятичные счетчики
Двоично-десятичные (декадные) счетчики ведут счет в десятичной системе счисления. Каждая десятичная цифра от 0 до 9 кодируется четырехразрядным двоичным кодом, так называемой тетрадой. Эти устройства являются разновидностью счетчиков по модулю n. В своем составе они, как правило, имеют четыре триггера. Простейший двоично-десятичный счетчик представлен на рис. 11.
Рис. 11 Декадный счетчик
Логический элемент 2И выявляет первый запрещенный набор 1010, который соответствует десятичному числу 10, и производит сброс триггеров.
Такой счетчик хорошо работает при невысокой частоте входных импульсов.
Недостатком счетчика является кратковременное присутствие двоичного сигнала, соответствующего десятичной цифре 10, т.к. счетчик считает до 10 включительно, а затем удаляет это состояние. Устранение этого недостатка осуществляется аналогично техническому решению в схеме рис. 10.
С помощью нескольких декадных счетчиков можно производить подсчет количества единиц, десятков, сотен импульсов и т.д., присвоив каждому из счетчиков соответствующий вес. Данные счетчики бывают суммирующими, вычитающими и реверсивными.
Билет 53 Программируемые счетчики на основе двоичных, двоично-десятичных, реверсивных и нереверсивных, счетчики на сдвигающих регистрах. Сдвигающий счетчик
Такой счетчик имеет 5 состояний: 10000 – исходное состояние, затем: 01000, 00100, 00010, 00001 и вернулись в исходное состояние 10000.
Программирование модуля пересчета двоичных счетчиков
В данной схеме модуль пересчета можно изменять с помощью загружаемого числа (dm) при j=const или методом переключения выхода дешифратора Kj приdm=const.
Выключение
программирования осуществляется
сигналом
= 1 , в этом случае на выходах дешифратора
устанавливаются лог. 1, L=1 - запрет
загрузки.
Связь между числом dm, модулем пересчета счетчика и номером состояния счетчика можно выразить следующим выражением:
где М - модуль пересчета, i - состояние счетчика.
Схема программирования модуля пересчета с заданием дополнительного числа
Для изменения модуля пересчета счетчика (в постоянном режиме) можно использовать выход старшего переноса
В данной схеме счетчик имеет модуль пересчета 16. Для реализации M=11 на вход D поступает код dm=5. При появлении сигнала P4 осуществляется счет до 11 (5+11)=16. Эта схема чаще называется делителем с переменным коэффициентом деления. Для переключения счетчика из режима счета в режим загрузки можно использовать и выходы счетчика (Q0...Qi). Эти же сигналы можно использовать для задания числа dm 56. Оперативные запоминающие устройства с произвольной выборкой. Полупроводниковые ЗУ подразделяются на ЗУ с произвольной выборкой и ЗУ с последовательным доступом. ЗУПВ подразделяются на: -статические оперативные запоминающие устройства (СОЗУ); -динамические оперативные запоминающие устройства (ДОЗУ). ЗУ с последовательным доступом подразделяются на: -регистры сдвига; - приборы с зарядовой связью (ПЗС). В основе большинства современных ОЗУ лежат комплиментарные МОП ИМС (КМОП), которые отличаются малой потребляемой мощностью. Это достигается применением пары МОП транзисторов с разным типом канала: n-МОП и p-МОП. Запоминающее устройство с произвольным доступом — один из видов памяти компьютера, позволяющий единовременно получить доступ к любой ячейке (всегда за одно и то же время, вне зависимости от расположения) по её адресу на чтение или запись 54. Назначение сумматоров. Полусумматоры и полные сумматоры. Сумматор является простейшим цифровым устройством. Это узел ЭВМ, выполняющий арифметическое суммирование кодов чисел, т.е. он предназначен для сложения двух чисел, заданных в двоичном коде. Одноразрядный двоичный сумматор состоит из двух комбинационных схем: одна формирования Si, вторая для определения Pi.. Многоразрядный сумматор строится на основе одноразрядных в соответствии с правилами сложения. Полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший) разряд. Полные сумматоры — (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд).