- •5. Влияние обратной связи на коэффициент усиления усилителя. 79 ст
- •11. Схемы подачи смещения во входные цепи транзисторов в усилительных каскадах: фиксированным током базы, фиксированным напряжением база-эмиттер. Цепи смещения с температурной компенсацией
- •13. Билет 13 Резисторный усилительный каскад по схеме с общим эммитором …
- •12. Схемы стабилизации рабочей точки транзисторов в усилительных каскадах (коллекторная стабилизация, эмиттерная, термокомпенсационная).
- •15. Резисторные каскады на полевых транзисторах по схеме с общим стоком. Усилители с общим стоком
- •24. Двухтактный бестрансформаторный каскад. Требования, предъявляемые к оконечным каскадам
- •25. Генераторы стабильного тока и их использование в интегральных усилителях.
- •26. Операционные усилители. Требования к усилителям, структура и каскады усилителя.
- •1.1. Общие сведения
- •27. Основные параметры и характеристики операционного усилителя.
- •3 2. Усилитель разности напряжений на оу.
- •41. Компараторы с положительной обратной связью. Триггер Шмитта
- •Классификация[править | править вики-текст]
- •55.Постоянное запоминающее устройство, классификация пзу
41. Компараторы с положительной обратной связью. Триггер Шмитта
Триггер Шмитта или схема компаратора с положительной обратной связью позволяет устранить недостатки простых схем компаратора (рис. 2.3.1), избежать дребезга выходного напряжения, возникающего вследствие неизбежного наличия шумов во входном сигнале. В триггере Шмитта на инвертирующий вход подаѐтся входной сигнал, а на неинвертирующий поступает сигнал положительной обратной связи – опорное напряжение UОП. Величину опорного напряжения можно регулировать с помощью резисторов R1 и R2. Регулировочная характеристика триггера Шмитта представляет собой прямоугольную петлю гистерезиса (рис. 2.3.2). Это позволяет использовать схему в качестве формирователя прямоугольных импульсов из некоторого входного напряжения, в частности, из синусоидального. Рассмотрение работы схемы начнѐм с момента t = 0. В данной схеме входное напряжение UВХ сравнивается с положительным опорным напряжением UОП, и как только входное напряжение превысит опорное напряжение, схема переключится и на выходе появится отрицательное напряжение. После момента переключения входное напряжение, достигнув некоторого максимального значения, снова уменьшится до величины, равной входному напряжению в момент переключения, однако компаратор не переключится. Это связано с тем, что опорное напряжение снимается с резистивного делителя, подключенного к выходу компаратора, и изменение знака выходного напряжения при переключении приводит к изменению знака опорного напряжения. В дальнейшем входное гармоническое напряжение не только спадает до нуля, но меняет свой знак и увеличивается до величины равной отрицательному опорному напряжению. Именно в этот момент будет происходить переключение схемы и на выходе установится положительное выходное напряжение.
Схема триггера Шмитта не реагирует на шумы, т.е. переключение происходит только в те моменты, когда входное напряжение превышает модуль опорного напряжения
42. Современные
интегральные компараторы, их назначение
и технические показатели. Пути повышения
быстродействия.
Компараторами
называются специализированные ОУ с
дифференци-альным входом и логическим
выходом, предназначенные для сравнения
двух аналоговых сигналов. На один вход
компаратора подается исследуемый сигнал
uвх, на другой – опорный сигнал uоп. Пусть
uвх подается на неинвертирующий вход,
uоп – на инвертирующий. Когда входной
сигнал меньше опорного, на выходе
компаратора формируется низкий уровень
напряжения, соответствующий логическому
нулю, когда входной сигнал становится
больше опорного, на выходе будет высокий
уровень напряжения (логическая единица).
Если сигнал uвх подать на инвертирующий
вход, а uоп на не- инвертирующий, то
получим инвертирующий компаратор.
Упрощенная
структурная схема компаратора напряжения
приведена на рис. 4. Она состоит из
входного дифференциального каскада
ДК, устройства смещения уровней и
выходной логики. Входной дифференциальный
каскад формирует и обеспечивает основное
усиление разностного сигнала. Помимо
этого, он позволяет осуществлять
балансировку выхода при помощи внешнего
подстроенного резистора и позволяет
скорректировать напряжение смещения
нулевого уровня в пределах до 1... 2 мВ,
возникающее в дифференциальном каскаде.
С помощью балансировки можно также
установить предпочтительное начальное
состояние выхода. Цепь смещения,
подключаемая к дифференциальному
каскаду, обеспечивает получение
оптимальных уровней токов в элементах
дифференциального каскада и исключает
его насыщение при большом уровне входных
сигналов. Кроме этого, устройство
смещения устанавливает также
соответствующие уровни напряжения и
тока в выходном логическом каскаде.
Благодаря этому обеспечивается работа
компаратора с определенным типом логики
- ТТЛ, ЭСЛ или КМОП.
В настоящее время применяются компараторы со входом стробирования. Входы стробирования предназначены для фиксации момента времени, когда производится сравнение входных сигналов и выдача результата сравнения на выход. Для этого на вход стробирования подается импульсный сигнал разрешения сравнения. Аналоговые компараторы описываются набором параметров, которые нужно учитывать при их использовании. Основные параметры можно разделить на статические и динамические. К статическим специфическим параметрам относятся такие, которые определяют его состояние в установившемся режиме: пороговая чувствительность — минимальный разностный сигнал, который можно обнаружить компаратором и зафиксировать на выходе как логический сигнал; напряжение смещения Uсм - определяет смещение передаточной характеристики компаратора относительно идеального положения (для коррекции этого смещения используют балансировку); напряжение гистерезиса Uг — разность входных напряжении, вызывающих срабатывание компаратора при уве- личении или уменьшении входного напряжения; выходные логические уровни - значение напряжения 1 Uвых и 0 Uвых ; выходной ток вых I - ток, отдаваемый компаратором в нагрузку. Гистерезис компаратора проявляется в том, что переход из состояния 0 Uвых в состояние 1 Uвых происходит при входном напряжении Uвх1 , а возвращение из 1 Uвых в 0 Uвых - при напряжении Uвх2 . Разность Uвх1 Uвх2 Uг называется напря- жением гистерезиса. Наличие гистерезиса связано с использованием в компараторе положительной обратной связи, которая позволяет устранить дребезг Uвых при Uвх = 0. Наличие гистерезиса приводит к появлению зоны неопределенности, внутри которой невозможно установить значение Uвх . Основным динамическим пара- метром компаратора, определяющим его быстродействие, является время восстановления – определяется по переходной характеристике компарато-ра. Иногда это время называют временем переключения компаратора. Переходная характеристика компаратора обычно снимается, когда на один вход подается напряжение пере- грузки, равное 100 мВ, а на другой вход- перепад напряжения той же полярности, но большей амплитуды. Разница между амплитудами перепада напряжения и сигнала перегрузки называется напряжением восстановления Uв. Быстродействие компараторов принято характеризовать временем восстановления tв, измеряемым от момента сравнения входных сигналов до момента, когда выходное напряжение достигает порога срабатывания логической схемы, подключенной к выходу, Uпор. 44. Цифровые устройства комбинационного типа и проблематика проектирования. Под комбинационным цифровым устройством (КЦУ) понимается цифровое устройство, обеспечивающее преобразование совокупности N входных цифровых сигналов в M выходных, при этом состояние выходных сигналов в данный момент времени определяется состоянием входных сигналов в этот же момент времени. Иными словами, КЦУ «не помнит» предыстории поступления сигналов на его входы. Правила функционирования КЦУ определяются реализуемыми ими функциями алгебры логики. Реализация КЦУ предполагает выбор определенных логических элементов из заданного набора и их соединение таким образом, чтобы обеспечивалась зависимость цифровых выходных сигналов от входных с заданными правилами функционирования. При реализации КЦУ широко используются интегральные комбинационные логические микросхемы малой степени интеграции, образующие основу элементной базы цифровой электроники. В настоящее время, как в нашей стране, так и за рубежом, выпускается широкая номенклатура комбинационных микросхем малой степени интеграции ТТЛ-, ЭСЛ- и КМОП-типов. При выборе конкретной микросхемы необходимо руководствоваться видом реализуемой ею логической функции, быстродействием, нагрузочной способностью и возможностью совместимости электрических характеристик входных и выходных сигналов с остальными элементами схем.
Счётчики тригеры суматоры регистры мультиплексоры 45. Асинхронные элементы памяти и триггеры типов D, R-S.
Триггер- это цифровая электронная схема с двумя устойчивыми состояниями, которые устанавливаются при подаче соответствующей комбинации входных сигналов и сохраняются, по крайней мере, до поступления новой комбинации. Общая структура триггера показана на рис.2.2.
|
|
На рис.2.2 показано, что в состав триггера, кроме бистабильной ячейки, входит схема управления. Схема управления - это комбинационная схема, при помощи которой осуществляется запись информации в триггер (изменение состояний триггера). Конкретный вид схемы управления зависит от типа триггера..
Триггер имеет два выхода - прямой и инверсный (Q и Q). Сигналы на выходах триггера всегда имеют различные значения. Если на прямом выходе сигнал равен 1, то на инверсном - 0 и наоборот.
Информация, записанная в триггере, называется его состоянием. Состояние триггера - это значение сигнала на прямом выходе (Q). Если сигнал на прямом выходе равен 1, то триггер находится в состоянии 1. Таким образом, если в триггере записана единица, то он находится в состоянии 1..
Триггеры могут быть асинхронными или синхронными. В асинхронных триггерах для изменения состояния триггера используются только основные или информационные входы. Изменение состояния асинхронного триггера может происходить в произвольные моменты времени, определяемые моментами изменения сигналов на информационных входах.
В синхронных триггерах, кроме информационных входов, имеется вход синхронизации. На этот вход подается сигнал синхронизации С, который вы- полняет функции сигнала, разрешающего переключение триггера из одного со- стояния в другое. Если сигнал синхронизации С равен нулю, то состояние син- хронного триггера не изменяется ни при какой комбинации сигналов на ин- формационных входах. Для переключения синхронного триггера из одного со- стояния в другое необходимо подать на информационные входы определенную, зависящую от типа триггера, комбинацию сигналов и, кроме того, установить значение сигнала С, равное 1.
Логика переключения триггера из одного состояния в другое определяется типом триггера и зависит от количества и назначения входов. Наиболее часто используются следующие типы триггеров: RS-триггеры, JK-триггеры, D-триггеры и Т-триггеры.
2.2. Асинхронный и синхронный RS-триггеры Асинхронный RS-триггер
RS-триггер имеет два информационных входа - R и S. Вход S (SET) исполь- зуется для установки триггера в состояние 1 (записи 1), а вход R (RESET) –для установки в состояние 0 (записи 0). Поэтому RS-триггер называют триггером с установочными входами.
Работа триггера описывается таблицей переходов, которая имеет вид
Входами в табл.2.1 являются значения входных сигналов R и S, а так- же значения состояний триггера в текущий момент времени Qt. В самой таблице приведены значения состояний триггера в следующий момент времени Qt+1.
-
1
1
-
-
при R=0 и S=0 состояние триггера не меняется. Такой режим называется режимом хранения. При R=0 и S=1 триггер перехо- дит в состояние 1 независимо от того, в каком состоянии он находился до изменения входных сигналов, При R=l и S=0 триггер переходит в состоя- ние 0. Таким образом, для записи 1 в RS-триггер необходимо подать на его входы сигналы R=0 и S=1, для записи 0 - сигналы R=l и S=0. Комбинация сигналов R=1 и S=1 является запрещенной и состояние триггера при этом не определено. (Реально в этом случае состояние триггера зависит от типа элементов, из которых состоит триггер)
4
7.
Назначение и область применения
шифраторов и дешифраторов. Полные и
неполные дешифраторы, понятие логической
функции. СМ
ШИФРАТОРЫ ФАЙЛ
Шифратором
или кодером называется комбинационное
логическое устройство для преобразования
чисел из десятичной системы в двоичную.
Входам шифратора последовательно
присваиваются значения десятичных
чисел, этот сигнал преобразуется на
выходе шифратора в двоичный код. Если
шифратор имеет n
входов , число его выходов , должно быть
не более чем 2n.
Шифратор имеющий 2n
входов и
n
выходов , называется полным. если число
входов меньше 2n
- неполный.
Система ФАЛ шифратора. И его уго.
Логическая
схема шифратора.
Назначение шифратора в цифровых системах является введение первичной информации с клавиатуры. При нажатии любой клавиши на соответствующий вход шифратора подается сигнал( лог.ед.) ,который преобразуется на выходе в двоичный код. Дешифратор. Дешифратором называется комбинационное логическое устройство для преобразования чисел из двоичной системы счисления в десятичную. каждому входному двоичному числу ставится в соответствие сигнал, формируемы на определенном выходе устройства. По сути обратная операция шифратора. Дешифратор будет полным если число адресных кодов n связанно с числом его выходов m соотношением m=2n-полный., если m<2n -неполный.Поведение описывается таблицей истинности, как у шифратора , только входы и выходы поменяны местами.
Одно из основных применений шифратора – ввод данных с клавиатуры, при котором нажатие на клавишу с десятичной цифрой должно приводить к передаче в устройство этой цифры в двоичном коде. При нажатии любой из десяти цифровых клавиш единица появляется только на одном из десяти входов шифратора X0, X1, ..., X9.На выходе шифратора должен появиться двоичный код (y0 y1 y2 y3)введенного десятичного числа. Из таблицы истинности (табл. 4.4) видно, что в этом случае нужен преобразователь с десятью входами и четырьмя выходами, т.е. так называемый шифратор 10 – 4.
49.Назначение и классификация регистров. Параллельные сдвигающие регистры, последовательные сдвигающие регистры. Регистр-устройство предназначенное для хранения одного разрядного числа, представленного в двоичной форме. Следовательно, для хранения n-разрядного машинного слова регистр должен содержать nтриггеров.Регистр представляет собой упорядоченный набор триггеров, обычно D-, число n которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.
Основой построения регистров являются: D-триггеры, RS-триггеры, JK-триггеры.
Регистры классифицируются по следующим видам:
•накопительные (регистры памяти, хранения);
•сдвигающие.
В свою очередь сдвигающие регистры делятся:
по способу ввода-вывода информации:
параллельные: запись и считывание информации происходит одновременно на все входы и со всех выходов;
последовательные: запись и считывание информации происходит в первый триггер, а та информация, которая была в этом триггере, перезаписывается в следующий — то же самое происходит и с остальными триггерами;
O комбинированные;
• по направлению передачи информации:
O однонаправленные;
O реверсивные.
Последовательный регистр обычно служит для преобразования последовательного кода в параллельный и наоборот, а также для сдвига хранимого в регистре числа на определенное количество разрядов влево или вправо. Его используют для передачи большого количества двоичной информации по ограниченному количеству соединённых линий. Входы синхронизации в последовательных (сдвиговых ) регистрах, как и в параллельных объединяются. Это обеспечивает одновременность смены состояния всех триггеров, входящих в состав последовательного регистра. Преобразование последовательного кода в параллельный в последовательном регистре производится след. Образом: Отдельные биты двоичной информации последовательно подаются на вход сдвигового регистра D0. Каждый бит сопровождается отдельным тактовым импульсом синхронизации, который поступает на вход синхронизации последовательного регистра C. Через n тактов число окажется принятым в регистр и может затем быть снято в параллельной форме с выходов триггеров всех разрядов.
Перевод числа из параллельной формы в последовательную может быть выполнен сдвиговым регистром, у которого предусмотрены входы для приёма числа в параллельной форме. После записи в регистр n-разрядного слова на выходе триггера первого разряда, мы получим младший разряд числа. При сдвиге числа на один разряд вправо в триггере первого разряда передаётся цифра второго разряда и так далее. Таким образом, при повторении сдвигов вправо (n-1) раз на выходе триггера первого разряда регистра последовательно появляются цифры всех nразрядов. Параллельный регистр служит для запоминания многоразрядного двоичного (или недвоичного) слова. Количество триггеров, входящее в состав параллельного регистра определяет его разрядность. Схема четырёхразрядного параллельного регистра приведена на рисунке 1, а его условно-графическое обозначение — на рисунке 2.
При записи информации в параллельный регистр все биты (двоичные разряды) должны быть записаны одновременно. Для уменьшения входного тока вывода синхронизации C на этом входе в качестве усилителя часто ставится инвертор. 51. Назначение и классификация счетчиков. Принцип работы счетчика на триггерах. Деление частоты, коэффициент деления. Основной параметр счётчика — модуль счёта — максимальное число единичных сигналов, которое может быть сосчитано счётчиком. Счётчики обозначают через СТ (от англ. counter).
