Проектирование Центрального Устройства Управления микро-ЭВМ (Лаб практикум) / laba50_quartus / Описание регистров и чтения из памяти

Сигнал selnIP (запускается Dca1) разрешает, с помощью мультиплексора muxIPRZ, выдачу адреса содержащегося в регистре IP на шину адреса ADR[7..0]. Установленный на шине адрес ADR[7..0] = IP[7..0] поступает на адресные входы ROM-памяти, откуда, через некоторое время, будет считано содержимое адресо­ванной ячейки. Это время есть время адресации ROM-ZU и оно составляет величину ~ 27 ns, после чего можно выдавать данные с выходов ROM-ZU на шину данных DAT[7..0] с помощью сигнала oenROM (запускается стробом Dca2 через 40 ns после Dca1). Появившиеся на шине DAT[7..0] данные из РОМ поступают на вход регистра IR и записываются/ фиксируются в нём сигналом DCa3 через 40 ns. Заканчивается фаза выборки кода команды favyborc по стробу DCb3 через 20 ты после Dca3.

После фазы выборки кода команды следует фаза favybora - выборки адресной части команды, т.е. чтение из РОМ-ЗУ следующего байта команды и запись его в регистр AR. Для перехода к выполнению этой фазы необходимо увеличить адрес, хранящийся в регистре IP, на +1. Сигнал IPclkn (по стробу Dca3) инкрементирует содержимое регистра IP (см. схемотехнику блока blkregIP).

В регистре IR хранится код операции команды. Часть этого кода понадобится исполнительным устройствам (АЛУ, плеерам, саунд-генераторам) для выполнения запрограммированных командой действий. Передачи из регистра IR производятся по шине данных DAT[7..0].

В регистре AR содержится адрес операнда, находящегося в RAM- памяти. Для извлечения операнда из памяти необходимо этот адрес поместить на шину адреса ADR[7..0].

Разработка локального модуля управления регистром AR

Имя модуля: favybora.gdf.

Назначение модуля: управление фазой выборки адреса операнда.

Управляющие сигналы: sel2nIP – выдача второго байта команды из регистра IP на шину адреса ADR[7..0];

oen2ROM – разрешение выдачи из ROM-ZU адресованных данных на шину данных DAT [7...0];

ARclkn – строб записи данных от ШД DAT [7..0] в регистре AR

Запускающие импульсы: Dca5 – Dca7 для селектора sel1nIP;

Dca6 – Dca7 для oe2nROM, разрешения выдачи из ROM-ZU;

DCb7 – для строба записи данных в регистр AR с шины данных.

Итого: В регистре AR содержится второй байт команды, равный адресу операнда для данной команды, код которой содержится в регистре IR.