Разработка контроллера прямого доступа к памяти (Лаб практикум) / Laba40 / Links / dma1cmp

2. Шаги преобразования: dma0cmp.bdf  dma1cmp.bdf

Первый шаг – модернизация модуля памяти для работы с общей шиной данных.

Второй шаг – перестройка схемы фазы выборки данных для новой памяти.

Третий шаг – перестройка драйвера памяти мУК.

Четвёртый шаг – создание первой композиции КПДП для трёхшинной архитектуры мУК.

1.1. Изменим схему модуля mem_cmp.bdf

следующим образом (с выходом данных на общую шину DAT[7..0] и инвертированием сигналов включения памяти):

Cохраним эту схему в файле mem1cmp.bdf.

1.2. После компиляции схемы создать для неё символ.

2.1. Привести схему модуля favyborx.bdf

к следующему виду:

Сохраним эту схему в файле favyborc.bdf.

2.2. После компиляции схемы создадим для неё символ favyborc.sym. Он будет использован на следующем шаге создания драйвера drv_mem.bdf для нового ОЗУ.

3. Создание драйвера drv1mem.bdf.

3.1. Заменим символ favyborx в схеме drv_mixm.bdf символом favyborc и сохраним ее как drv1mem.bdf:

Получить результат замены и произвести согласованное именование всех сигналов после замены: selnRX  sel1nIP, RXclkn  oe1nROM.

3.2. Проверить корректность сборки схемы drv1mem компилятором.

3.3. Создать символ drv1mem.bsf.

3.4. Проверить работу модуля drv1mem по временной диаграмме drv1mem.vwf в расширенном диапазоне:

Обратите внимание на то, что необходимо расширить диапазон (expo5ns.doc) моделирования до 5.0 мксек.

4.1. Собрать первую композицию контроллера ПДП dma1cmp.bdf из модернизированных модулей drv1mem + mem1cmp.

4.2. Скомпилировать и проверить работу контроллера по временной диаграмме dma1cmp.vwf.