- •Поняття архітектури комп'ютерів
- •Архітектура нейманівського комп'ютера
- •Архітектура системної плати
- •Системна шина комп'ютера
- •Загальна характеристика мікропроцесорів та їх еволюція
- •Системна пам'ять комп'ютера. Логічна організація
- •Системна пам'ять комп'ютера. Фізична організація
- •Годинник реального часу та cmos-пам'ять
- •Системний таймер
- •Підсистема прямого доступу до пам'яті
- •Підсистема переривань [1, стор. 311-327].
- •Клавіатура комп'ютера
- •Фізична організація накопичувачів на магнітних дисках
- •Логічна структура магнітних дисків
- •Архітектура оптичних дисків
- •Керування відеосистемою та принципи формування зображень
- •Відеоадаптер
- •Робота відеосистем в текстових режимах
- •Робота відеосистем в графічних режимах
- •Підтримка відеосистем з боку bios
- •Послідовний інтерфейс com-порт
- •Паралельний інтерфейс lpt-порт
- •Універсальна послідовна шина usb.
Годинник реального часу та cmos-пам'ять
До складу IBM PC AT входять годинник реального часу Real Time Clock і 64 байта не руйнуємої оперативної КМОП пам’яті(СMOS), що живляться від автономного джерела живлення. При вмиканні ПК складові CMOS аналізуються POST, який виймає з неї конфігурацію системи і тривалі дату та час. Годинник реального часу і CMOS пам'ять спочатку виконувались на базі мікросхеми МС146818 фірми Motorola, а в сучасних комп’ютерах реалізуються чипсетом. До інтерфейсу шини надходять наступні сигнали:
СЕ – розширення кристалу;
DS – строб даних;
AS – адресний строб;
R/W – читання/запис;
SQW – вихідні прямокутні імпульси;
IRQ - запит на переривання;
PS – стан живлення.
Основна частина RTC-генератор з частотою 4.19 МГц, 1.04 МГц і дільник частоти, у якого вихід останнього каскаду (1Гц) керує годинником. Для доступу до даних CMOS використовуються порти 70h і 71h, причому адреса регістра подається в 70h порт, а дані зчитуються/пишуться через 71h порт. Адреси CMOS з 10h по 20h захищені контрольною сумою, що зберігається за адресами 2Eh – 2Fh. Тому зміни складових цих адрес необхідно супроводжувати перерахуванням і зміною контрольної суми. Порт 70h застосовується не тільки для задання адреси CMOS, але і для дозволу/заборони NMI(немаскуємого переривання).
Короткий перелік складових CMOS:
00h-0Dh – дані годинників реального часу;
0Eh – байт діагностування;
0fh - стан перезавантаження;
10h – тип НГМД;
11h – резерв;
12h – тип жорсткого диску;
13h – резерв;
14h – байт обладнання;
15h-16h – розмір базової пам’яті;
17h-18h – розмір додаткової пам’яті.
Системний таймер
Усі комп’ютери IBM мають 3-х канальний 16-ти розрядний пристрій, що називається системним таймером. Для молодших моделей IMN таймер реалізується на мікросхемі Intel8253 або 8254, а в сучасних комп’ютерах – чипсетом. Таймер складається з 3 незалежних каналів. Кожен канал має регістри:
стану каналу RS;
керуючого слова PSW;
буферний регістр OL;
регістр лічильника СЕ;
регістр констант перерахування CR.
Канали таймера підключаються до зовн. пристроїв за допомогою 3 ліній:
GATE – керуючий вхід;
CLOCK – вхід тактової частоти;
OUT – вихід таймера.
Регістр лічильника СЕ працює в режимі віднімання. Його вміст зменшується по задньому фронту сигналу CLOCK при умові. що на вході GATE встановлений рівень логічної 1. В залежності від режиму роботи таймеру при досягненні лічильником СЕ нуля змінюється вихідний сигнал OUT. Буф. регістр OL призначений для запам’ятовування поточного вмісту регістру лічильника СЕ без зупинки процесу розрахунку. CR призначений для збереження констант перерахунку і може завантажуватися в регістр лічильника. RS зберігає поточний стан каналу і може бути прочитаним для обраного каналу командою «зворотне читання».
Кожен канал таймера може працювати в одному з 6 режимів.
Режим0 – переривання термінального розрахунку. Режим1 – очікуючий мультивібратор, що програмується. Режим2 – імпульсний генератор частоти. Режим3 – генератор меандру. Режим 4 – програмно формований строб. Режим5 – апаратно-формуємий строб.
Кожен канал таймера програмується окремо і незалежно від інших.
