Робота динамічної пам'яті при запису даних.

Розглянемо принцип запису даних в динамічну пам’ять. Процес розпочинається з того, що контролер шини пам'яті отримує команду на запис даних, дані та адресу, куди необхідно записати ці дані.

Контролер шини пам'яті перетворює адресу на дві складові - номер рядка і номери стовпців та передає отримані складові в «Дешифратор адреси рядка» і в «Дешифратор адреси стовпців». А дані передає в «Блок роботи з даними». Дешифратор адреси рядка видає сигнал у відповідний рядок матриці пам'яті. Ми домовилися, що в прикладі дані будемо записувати в першу комірку пам'яті. Тому дешифратор адреси рядка подасть високу напругу (лог.0) на перший рядок (S1). 4. Одночасно з «Дешифратора адреси стовпців» видаються сигнали V в стовпці, що відповідають отриманій адресі. У ці ж стовпці подаються сигнали D з «Блоку роботи з даними», рівень яких визначається значенням бітів записуваного слова. Напруга, подана на рядок S1, відкриє транзистори VT1 і VT3 першої комірки пам'яті і відповідні конденсатори всіх інших комірок першого рядка.

Якщо в комірці М11 зберігається біт зі значенням «0» (в конденсаторі є заряд), то транзистори VT2, VT3 відкриються і струм по лінії AB піде на землю (лог.1). В протилежному випадку - по лінії AE. Але це не важливо, тому що в комірку М11 проводиться запис даних, а не їх читання, тому буфер даних буде ігнорувати зчитане з комірки значення. А з виходу елемента L3 «Блоку регенерації 1» буде завжди йти логічний нуль, так як з дешифратора стовпців приходить сигнал (V1) на запис даних в перший стовпець. В результаті, на вході елемента L1 буде логічна одиниця, а на виході - логічний нуль. Відповідно, на верхньому вході елемента L3 ми завжди маємо логічний нуль, що означає - незалежно від значень на нижньому вході, на виході елемента L3 буде логічний нуль.

На нижньому вході елемента L2 буде логічна одиниця, так як з дешифратора адреси стовпців видається сигнал V1, а на верхньому вході буде або нуль, або одиниця, залежно від того, яке значення має біт записуваної інформації.

Якщо біт має значення «1», то на верхньому вході елемента L2 буде «1». Маючи дві одиниці на вході, ми отримаємо на виході так само логічну одиницю. Відповідно, на входах елемента L4 буде отримана логічна «1» і логічний «0». В результаті, на виході буде логічний «0», тобто струм буде відсутній, а, відповідно, конденсатор C не буде заряджений. Якщо до цього конденсатор С містив заряд, то через кілька мікросекунд він розрядиться, пропускаючи струм по лінії АВ. Таким чином в конденсатор С буде записаний біт даних «1», що відповідає розрядженому стану конденсатора.

Якщо біт має значення «0», то на верхньому вході елемента L2 буде «0». Маючи на верхньому вході логічний нуль, а на нижньому - логічну одиницю, на виході елемента L2 отримаємо логічний нуль. В результаті, на верхньому і нижньому входах елемента L4 маємо логічні нулі, що означає - на виході елемента L4 буде логічна одиниця, тобто піде струм зарядки конденсатора. Таким чином в конденсатор С буде записаний біт даних «0», що відповідає зарядженому стану конденсатора.

Аналогічним чином будуть записані дані в інші стовпці матриці пам'яті. У тих стовпчиках, в яких запис даних не потрібно, буде вироблено читання даних з комірки пам'яті і її регенерація. При цьому дані в буфер пам'яті записані не будуть.

Запис даних у всі необхідні комірки рядка матриці пам'яті і читання з регенерацією з решти комірок рядка здійснюється паралельно.

Наведена на малюнку 1 структурна схема пам'яті і описаний принцип роботи відповідають одній з найпростіших організацій динамічної пам'яті. З часом, вона зазнала ряд змін, що дозволили їй працювати набагато швидше.